optimizuoti mirę zonoje pfd / CP

Citata:

Kuo-Cheng Hsing, USE-hua Yao, Shu, Jiang J. ir Wei-Bin-Jonas: Skirtumas detektoriumi Low Jitter PLL.
, Elektronikos schemos ir sistemos, 2001.ICECS 2001.The 8. IEEE Tarptautinėje konferencijoje, tai: 1, 2001, pp 43-46 Vol.1.
 
Tai knygos ir paprašyta.

linkėjimai
Amarnath
Atsiprašome, bet jums reikia prisijungęs, kad galėtumėte peržiūrėti šį priedą

 
Ačiū už šį dokumentą aikštelė,
prašau, jei turite daugiau išteklių, apie šią problemą galėtumėte juos įkelti?!

Thanks in advance

 
I reikės searcvh per mano dokumentuose, be abejo, tai padaryti.

linkėjimai
Amarnath

 
Pagrindinės konfigūracijos fazės detektorius yra du D tipo
šlepetės atsiliepimus atkurti tiek į pradinę padėtį
po abiejų buvo clocked.Grįžtamojo ryšio kelias delsimas
nustato minimalų laikotarpį, kad arba Flip-flop yra
clocked valstybė, taigi būtų nustatytas minimalus laiko, kad dabartinis
šaltiniai yra çjungtas.

Vėlavimas yra atrinkti apsidrausti, kad tiek dabartinė šaltiniai
pirmoji tapo visiškai dėl prieš juos išjungti.Ši funkcija
būtina pašalinti negyvas juostos, kuria etapas detektorius veikia
negali tinkamai reaguoti į mažas etapas klaidų (ar laiko skirtumai)
tarp dviejų įvesties signalų fazės detektorių.

Taigi, pridedant vėlavimą Atsiliepimai keliu galima išspręsti deadband
problema.

 
1.reikia pakankamai vėlavimo laikas dėl Reset signalo pfd.
2.sumažinti vėlinimo UP / DN.
3.sumažinti diegimo metu source / sink srovė.
4.sumažinti neatitikimą / nutekėjimo source / sink.
5.delsos laikas turi būti minimzed ir didelio impulsų plotis padidės atšaka.

 
Siekiant išvengti Dead Zone turime ilgai Reset metu;
Mažinti Charge Pump dabartiniam neatitikimui poveikį reikia mažinti iš naujo laiko.

Taigi, kaip gauti "Optimalus" punktą?Kaip aš galiu žinoti, kiek yra mažiausias iš naujo laiko (siekiant išvengti DZ)?

 

Welcome to EDABoard.com

Sponsor

Back
Top