optimizuoti mirę zonoje pfd / CP

M

mmohsen

Guest
Aš projektavimas PDF / CP už 2.4GHz PLL (Frequency Synthesizer)
ir aš naudoju paprastųjų pfd dizainas, aš dabar problemą optimizuoti mirę zona atitinka mano įrašų, aš bandžiau increse poilsio laikas (įrašyk atidėjimo poilsiui vonia) su daug kortelių pasakė, bet aš rasiu jokių reikšmingų skirtumų,

gali kas nors pasakyti, jei yra dizainas parametru, gali labai skirtis mirę zonoje, arba bet kuris popieriaus arba refrence kad aptarti šį klausimą giliau.

Thanks iš anksto.

mmohsen

 
pabandykite įdėti vėlavimą į viršų ir į apačią signalus kelias
kuri priemonė, do u naudojimas imituoti mirę zona
to kas yra ur reffernce frequncy?
khouly

 
Manau, pridedant vėluojama Reset kelias yra veiksmingas būdas pašalinti negyvas zonoje.

Taigi, gal jūsų modeliavimas reikia patikrinti dar kartą.Arba parodyti, kaip jūs imituoti mirę zonos problemų?

Ibinas.

 
Aš naudoju šmėkla,
Mano Nuoroda dažnis 5MHz
ir aš ploting Iav V's etapo klaidos

Bandžiau prieš delsimo su iki ir DN ir ji duoda rezultatus iki tam limilts
bet tai nesuteikia man spec

Man reikia žinoti apie vėlavimą, kurios faktiškai yra susijęs su fref apribojimai
yra kokių nors apribojimų?

Ačiū už atsakymą

 
mmohen rašė:
Citata:Aš naudoju šmėkla,

Mano Nuoroda dažnis 5MHz

ir aš ploting Iav V's etapo klaidosBandžiau prieš delsimo su iki ir DN ir ji duoda rezultatus iki tam limilts

bet tai nesuteikia man specMan reikia žinoti apie vėlavimą, kurios faktiškai yra susijęs su fref apribojimai

yra kokių nors apribojimų?Ačiū už atsakymą

 
Sveiki, Ibinas,
Nesuprantu: "5.the impulsų plotis yra 4 vadinama tuščiąja eiga pulsas".

Kokia jūsų priežasčių priemonė 4 impulsų plotis neaktyvus impulsas?Kodėl pasirinkti 1 arba 2 Impulsų plotį?Ačiū!greenhand.

 
Citata:1.fref ir fvco yra du indėlį pfd.

2.let fref ir fvco yra pats frequnecy ir pats etapą, jūsų atveju tai 5MHz.

3.run. TRAN apie 5 ciklą.

4.measure iki ir DN impulso pločio pfd produkcija.

5.the impulsų plotis yra 4 vadinama tuščiąja eiga pulsas.

6.if neaktyvus impulsų, gali kreiptis dėl nemokamai siurblys, tada pašalinti negyvas zona problema.Ar tai aišku?
 
ne jis tai impulsų plotis 4 žingsnis, o ne 4 pulses.now galiu padaryti kažką clear.the mirę zonoje priklauso nuo kritinio kelio į pfd U use.naturally kai fazių skirtumas tarp pirkimo ir nuoroda tampa mažesnis už šio vėlavimo . Tada natūraliai pfd nesiruošia galia bet signal.dead zonoje negali būti išspręstos tik minimized.u taip pat galite pabandyti naudoti dinaminio logika pfd.

linkėjimai
Amarnath

 
Amarnath rašė:Citata:

ne jis tai impulsų plotis 4 žingsnis, o ne 4 pulses.now galiu padaryti kažką clear.the mirę zonoje priklauso nuo kritinio kelio į pfd U use.naturally kai fazių skirtumas tarp pirkimo ir nuoroda tampa mažesnis už šio vėlavimo . Tada natūraliai pfd nesiruošia galia bet signal.dead zonoje negali būti išspręstos tik minimized.u taip pat galite pabandyti naudoti dinaminio logika pfd.
 
tai yra viena perspektyva mirę zona problem.another perspektyvos yra ta, kad būti paprasta example.suppose ui turėti grandinė (skaitmeninis). gali ir padaryti jį sukurti impulsą, kurio plotis yra mažesnis nei per skaitmeninę circuit.that vėlavimas yra kas Aš būtent turiu galvoje, jei pfd also.in atveju pfd sukurta naudojant Nang vartų, jis labai ilgai kritiškai path.so bet impulsų plotis mažesnis kaip šis vėlavimas gali būti generated.hope iam aiški.

linkėjimai
Amarnath

 
Manau, kad jūsų vieta yra aišku dabar, thanks a lot

taip ten bus per archetcture kai miręs zoną (pvz., pastatyti)
method did got it ??

Ką apie yibinhsieh
metodas padarė got it?Pagarbiai, ..

mmohsen

 
yibinhsieh metodas taikomas tik siūlo metodą, kad būtų išvengta dalinio įjungimo mokesčio siurblys tranzistoriai didinant impulsų plotis po spyna buvo pasiektas, todėl daugiau laiko galima Charge Pump tranzistoriai su šaltiniu ir kriauklė current.so siekiant išvengti dalinio įjungimas į KP, tranzistoriai net UR pfd reaguoja į pirkimo fazių skirtumas, šis metodas yra ok.

linkėjimai
Amarnath

 
Optimizavimas deadzone tiesiog nustatyti santykį tarp rise / fall laiko už siurblio srovių ir minimali impulso trukmė fazės ir dažnio detektorius į vertę, kai sudėtinis elgesį ir nenustatomi daugiau triukšmo nei kitų netiesiškumo triukšmo šaltinių.

Jei modelis mokestis siurblys, kaip įjungti RC filtruojamas dabartinį kelią.Ir jei minimalus impulso laiko nėra daug didesnės nei Rise / Fall kartus.Tada už integraciją per vieną ataskaitinį ciklo rezultatas Netiesinė funkciją fazių skirtumas.

Jei šie modelis taikomas pirmiau paminėtas santykis turėtų būti 2-5.Jei lyginti su prieskonių rezultatus integracijos Jums susirasti modelis bus patenkintas.Aš taip pat aptarti šį

http://www.edaboard.com/viewtopic.php?t=117155

 
Amarnath rašė:

Atveju pfd sukurta naudojant NAND vartų, jis labai ilgai kritiškai path.so bet impulsų plotis mažesnis kaip šis vėlavimas gali būti generated.hope iam aiški.

 
žinoma tiek, sukelia mirę zonoje. ir gali panaikinti, kad dėl dalinio įjungimas / išjungimas ir už siurblio tranzistoriai didinant Reset pulse.for optimizuoti per pfd, u būtina naudoti reklamos flip flop vėlavo plotis minimalus delay.u galima naudoti reklamos flip flop "pagamintas naudojant pratraukite tranzistoriai ar u taip pat galite u tspc structure.another pfd kuris yra labai geras didelis greitis operacijos dinaminio logika pfd.

linkėjimai
Amarnath

 
eng_Semi,

nėra iš kurių vienas yra dominuojantis.Tai nėra tinkamas santykis tarp minimalios impulsų trukmė ir detektoriaus signalo kilimo / kritimo laikas siurblio srove.

Nėra miręs kartą detektorius!Nėra miręs kartą siurblys!Jei imituoti bėgant mokestis / fazės skirtumo dėl kreivė atrodyti, kad miręs zonoje.

 
rfsystem rašė:

eng_Semi,nėra iš kurių vienas yra dominuojantis.
Tai nėra tinkamas santykis tarp minimalios impulsų trukmė ir detektoriaus signalo kilimo / kritimo laikas siurblio srove.Nėra miręs kartą detektorius!
Nėra miręs kartą siurblys!
Jei imituoti bėgant mokestis / fazės skirtumo dėl kreivė atrodyti, kad miręs zonoje.
 
Minimalus pirkimo impulso laiko pfd nėra lygus minimalios impulso trukmė AUKŠTYN arba ŽEMYN galia pfd.Pfd veikti tik viena didėja arba mažėja krašto įėjimai.Tai kraštas kreditu.Tiesiškumas rezultatus bus trenkiasi į priešingą kraštą jeigu impulso trukmė lygi faktinei laiko ir fazių skirtumas.Jei pfd pastatytas dviejų registrą, kuris yra clocked dviejų žaliavų ir asynchron reset by IR "aukštyn ir žemyn, nėra miręs laiko poveikį pfd.

 
rfsystem rašė:

Citata:

Pfd veikti tik viena didėja arba mažėja krašto įėjimai.
Tai kraštas kreditu.
Tiesiškumas rezultatus bus trenkiasi į priešingą kraštą jeigu impulso trukmė lygi faktinei laikas / fazių skirtumas
 
Taip yra daug dokumentų, kurie kalba apie this.there jokios abejonės, kad tai bus susiję mirę zona pfd, nes jis neturi atsiliepimų kelias (įprastinių pfd).

Kuo-Cheng Hsing, USE-hua Yao, Shu, Jiang J. ir Wei-Bin-Jonas: Skirtumas detektoriumi Low Jitter PLL., Elektronikos schemos ir sistemos, 2001.ICECS 2001.The 8. IEEE Tarptautinėje konferencijoje, tai: 1, 2001, pp 43-46 Vol.1.

linkėjimai
AmarnathParašytas po 1 valandos 51 minutės:U gali bandyti sumažinti mirę zonoje dėl pfd didinant iš naujo impulso plotį tai padaryti ir yra leidžiama tai impulso propaguoti prie išėjimo, o ne jis yra šalinamas pfd itself.but tai iš naujo impulso padidinti plotis yra ne be jo disadvantages.it gali sąlygoti dažnio Jitter kai Charge Pump srovių nėra matched.also ji bus didesnė Ripple ne galia, o tai padės "Spurs", tai yra kompromiso.

linkėjimai
Amarnath

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top