Kuris geriausiai komercinės verilog simuliatorius?

[frankta]

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Klausimas" border="0" />Sveiki, Ar kas nors žino kuri yra geriausia komercinė verilog simuliatorius? Ar yra kokių nors lyginamųjų standartų apie verilog simuliatorius? Buvau paprašytas įvertinti ir galiausiai pasirinkite verilog simuliatorius mano manager.Any pasiūlymas bus tikrai apreciated.

 

[news]

&lt;img src="http://gallery.dpcdn.pl/imgc/News/59611/g_-_550x412_-_s_59611x20141207153741_0.jpg" alt="image" /&gt;Zapowiedż uwolnienia frameworka .NET, wraz z wydaniem jego
oficjalnej wersji na Linuksa i OS X, zaskoczyła chyba wszystkich. Z
przedstawianych początkowo informacji trudno było jednak
wywnioskować, jaki kształt przyjmie opensource'owa wersja tak
lubianego przez programistów środowiska. Sporo w tej kwestii
rozjaśnił wpis
Immo Landwertha, menedżera Microsoftu odpowiedzialnego za&amp;hellip;&lt;img src="//feeds.feedburner.com/~r/dobreprogramy/Aktualnosci/~4/yOFB9WEzMoo" height="1" width="1" alt=""/&gt;

Read more...

 

[nanako]

į terminą "rtl modeliavimas, tiek vcs ir ncverilog galėtų būti apie bet ateina iki vartų lygiu, ncverilog būtų nedidelis, palyginus su vcs.

 

[cyteng]

Verilog-XL

 

[gm]

NC-Verilog!Žymiai greičiau negu Verilog-XL.

 

[jmichael]

mano nuomonė:
Tikslumas - Verilog-XL
Greitis - NC-verilog, VCS

 

[f117]

frankta rašė:

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Klausimas" border="0" />

Sveiki, Ar kas nors žino kuri yra geriausia komercinė verilog simuliatorius? Ar yra kokių nors lyginamųjų standartų apie verilog simuliatorius? Buvau paprašytas įvertinti ir galiausiai pasirinkite verilog simuliatorius mano manager.Any pasiūlymas bus tikrai apreciated.

 

[joe2moon]

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />

Cadence Verilog-XL tinka pradiniame etape ir DTL kodavimo.Nes ji suteikia daug reikšmingų pranešimų Paleidus imitavimui.(Ir Verilog-XL yra žodžiu, ji yra paprasta naudoti.)

Cadence NC-sim ar Synopsys VCS ir reikalavimą savo darbą kompiliavimo / modeliavimas vykdymo metu ir atminties.Jie kompiliavimo ir tada galite paleisti modeliavimo.Taigi, sutaupysite laiko regresijos bandymus.

Praėjusi savaitė (Sep 6), Synopsys įgijo Bendro Dizainas automatizavimas, kas donates į Superlog kalbą (ir dabar vadinamas SystemVerilog; galite ją priimti, Verilog ).
Taigi gal Synopsys bus anksto daug per keletą mėnesių!

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Nustebinti" border="0" />Ps:
Jei norite padaryti jūsų modeliavimas aukštojo svirtis (aš tai didesnis nei dabartinis Verilog elgesio struktūra), tai manau jums būtų gauti daug iš SystemVerilog.

 

[Andromeda]

Fintronic (FinSim) yra greičiausias, o gal ir geriausias.
Bet tai LABAI vartotojo bloguoju.

 

[mdlin]

Man, prašome experence į VerilogXL, NCverilog, ModelSim

NC-Verilog yra greičiau Simuliatorius

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Vėsus" border="0" />