klausimą apie dizaino inverterių

S

safyras

Guest
Norėčiau naudoti inverterių kaip prasme stiprintuvas.Siekiant didesnio pelno, aš noriu dirbti NMOS ir PVO į subthreshold regione.Bet aš nenoriu sumažinti VDD įtampa, nes tai turėtų įtakos produkcijos asortimentą tiesiogiai.

Mano klausimas, kaip galima pasiekti šį tikslą, tačiau ne keičiame VDD lygis?Ačiū!

 
An inverterių yra skaitmeninis tipo grandinės (abi vartai prijungtas).Subthreshold operacija nėra klausimas maitinimo įtampa.Tai priklauso nuo GS Breakers VOV = VGS-Vth.Tai reiškia, sunku įstrižinės įtampa abiejų vartų įėjimo, didelis pelnas (kaip valstybės teisingai), bet labai didelis išėjimo varža, kuris daugeliu atvejų negali būti derinama su apkrova, todėl nėra naudinga tada .Taigi paprastai srovės šaltinio apkrova, yra triodinį apkrova, šaltinis pasekėjų arba cascode etapas yra reikalingas, ir tai ne inverterių daugiau, tačiau vieno etapo stiprintuvas.

 
žr http://books.google.ca/books?id=QzKfa_Y4IuIC&pg=PT288&lpg=PT288&dq=piguet Vittoz & source = bl & ots = fqE6vpYnkL & sig = fY0XayVat1tIFxBYaKfi_ltihFc & hl = lt & ei = IDWkSbeONIi5nQep4MSkBQ & sa = X & oi = book_result & resnum = 1 & ct = Rezultatas # PPT290, M1

 
Norėdami erikl:

Išnagrinės paprastas inverterių, jei VDD <= Vth | Vtp |, tada tiek NMOS ir PVO dirba subthreshold kai inverterių yra pereinamasis laikotarpis.Todėl mes didesnis pelnas (paprastai 2x ar daugiau) nei aukščiau slenksčio regione, nes subthreshold kad MOP dirba kaip BJT.Terminiai įtampa yra gerokai mažesnės nei overdrive įtampos.Bet jei VDD sulėtėja, produkcijos asortimentą, taip pat sumažino,
o tai nėra gerai.

 
Teisė, safyras,
Aš pamiršau šią galimybę.Bet kuriuo atveju, jūs galite gauti daug daugiau naudos nei 10, ir tai ne VDD apie 150mV, plg.P.16-4, pav.16.2b ir E. Vittoz "Silpna inversija ..."popierius, nurodyti oermens (žr. pirmiau).

Tai IMHO turi prasmę tik tuomet, jei naudojate tokį inverterių per sub_threshold CMOS Standartinis elementų biblioteka, sek Eric A. Vittoz ir Joyce Kwong "Skaitmeninė logika", 6 skyrius Alice Wang et.al."Sub-Riba Dizainas Ultra Low-Power Systems", Springer Science
Buisness Media, LLC, NY 2006.

 
erikl, ne VDD = 150mV, pelnas iš inverterių apie -2,3.Kaip VDD metodus 2-3 kartus Terminiai įtampa, pelnas yra beveik -1.Ne tokia maža tiekiamos elektros srovės įtampa, mes galime išreikšti savo pelną kaip -1 / n * (exp (Vdd/2Vt) - 1), n yra apie 1,5, cituojamą iš Rabaey skaitmeninė knyga.

Tačiau šios lygtys galioja tik labai maža tiekiamos elektros srovės įtampa.Kaip VDD yra mažiau nei Vtn | Vtp |, mes turime atsižvelgti į DIBL poveikį, kuris daro įtaką riba įtampos.Taigi ko tampa sudėtingesnis.

Bet kokiu atveju, aš sumodeliuotais pelnas inverterių apie -500 naudojant cascode struktūrą ir 3.3V MOSFET.VDD yra 1V.Tačiau, aš noriu pasiekti 60 dB.

 
safyrų rašė:

...

structure and 3.3V mosfet.
Bet kokiu atveju, aš sumodeliuotais pelnas inverterių apie -500 naudojant cascode
struktūrą ir 3.3V MOSFET.
VDD yra 1V.
Tačiau, aš noriu pasiekti 60 dB.
 
Yeah, it's
not paprasta inverterių.Dėkojame už jūsų atsakymus.erikl rašė:safyrų rašė:

...

structure and 3.3V mosfet.
Bet kokiu atveju, aš sumodeliuotais pelnas inverterių apie -500 naudojant cascode
struktūrą ir 3.3V MOSFET.
VDD yra 1V.
Tačiau, aš noriu pasiekti 60 dB.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top