kaip realizuoti SPI sąsają su VHDL?

man padėti, prašome: šauksmas: [size = 2] [color = # 999.999] Parašytas po 4 valandų ir 3 minučių: [/color] [/size] kodėl turiu Sinchronizuoti SPI laikrodį su FPGA pagrindinio laikrodžio?? ? Mano nuomone, ji gali dirbti tik "SPI-Master laikrodis Modul drivin"?? Bet kokia nuomonė, atsakymas bus dėkingi, ačiū
 
Sveiki, aš galiu duoti jums principą SPI vergais pavyzdį. Shiftregister valdomas iš SPI laikrodis. Tai paprastai nereikia, tačiau suteikia platesnį SPI clock speed FPGA / CPLD laikrodis. Nepalankioje padėtyje, sinchronizacijos duomenų turima atveju yra būtina. Pagarbiai, Frankas
 
hi, my projektas sąsajos PIC18F mikrokontrolerio su FPGA, naudojant SPI sąsają. PIC mikrokontrolerów bus veikti kaip meistras ir FPGA bus vergas. gali kas nors padėti?? i dont know, iš kur pradėti??
 
. SPI3 & SPI4.2 sistema paketinis sąsaja, o ne kaip paprastą SPI Serial Port Interface.
 
Sveiki, nuoroda: Periferinė sąsaja (SPI), kodėl [/url] Šis saitas gali padėti jums suprasti SPI protokolą. Patikrinkite tai. Pagarbiai, Viswa [color = "Sidabrinė"] [size = 1] ---------- Pranešimas Parašytas esant 12:23 ---------- Ankstesnis pranešimas 12:21 -------- [/size] [/color] Sveiki, Periferinė sąsaja (SPI), kodėl [/url] Šis saitas gali padėti jums suprasti SPI protokolą. Patikrinkite tai. Pagarbiai, Vishwa
 
Radau šią nuorodą [url = http://www.experts-linked.com/content/spi-fpga] SPI su FPGA | Ekspertai Linked.com, [/url], yra pavyzdinis kodas SPI sąsają, naudojant FPGA .
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top