Kaip pagerinti S21 į LNA dizainas?

[cqmyg5]

Aš mokymosi projekto tipiškas paprastas LNA iš dviejų pakopų Mozė dėl 0.18um procesą.bet atrodo defficult pagerinti S21 nuo 10dB (dabartinė) iki 16dB (tikslinė).

Į Ld yra 12nH, 25ohm dabar.Aš could't padidinti induktoriaus dėl nutekėjimo ir dėl zonos ribos ir rajone MOS yra mažai didelių dabar (g / l = 700u/0.18u).

Taigi, kas yra kitas būdas pasiekti S21 = 16dB?

 

[Napuszony]

Aš nesu ekspertas RFIC dizaino.Kadangi niekas kitas atsakė, leiskite man pateikti keletą apibendrintas rekomendacijas, kurios gali paskatinti jus Flash suprasti, kokia teisė yra tai padaryti.

1.Ar galite pridėti lygiagrečiai talpa iki induktoriaus kad jūsų veikimo dažnis bendras varža yra didesnis?

2.Ar galiu naudoti grandinės topologijos kai impedancja Kitame etape arba apkrova yra mažesnė, kad induktoriaus lygiagrečių nesumažina bendros apkrovos varža, kiek?

 

[BigBoss]

W / L santykis incredibely didelis.Gate-Substratas talpa sumažėja S21 anormally.

Prašome patikrinti savo grandinę ir apskaičiuoti minimalų W / L santykis, kad jums reikia.

Kokia dažnis jus dirbti?Jei dirbate 500MHz ir daugiau, 12nH Šaltinis indcutance yra didžiulis ..

Yra keletas klaidų jūsų grandinės Manau.If you
don't mind, prašome praneškite tirti ..

 

[cqmyg5]

plotis nuo MOS apskaičiuojamas m = 1 / (3 * m * l * c * rs) iki minimumo NF; ir Ld nėra šaltinis induktoriaus tačiau nuotekų (apkrovos) induktoriaus.veikimo dažnis 2.5GHz.