kaip naudotis set_fix_multiple_port_nets?

[iamczx]

pirmiausia skaityti projektavimo ir nuorodą, tada nustatyti current_design viršų (viršuje yra aukščiausio lygio dizainas).
.....
curret_design viršų
foreach_in_collection dizainas [get_designs "*"] (
current_design $ dizainas
set_fix_multiple_port_nets-visi-buffer_constants
)
kompiliuoti
wrtie-f verilog-o. / verilog / top.vo-hier $ current_design

ir taip Waring wyjdzie:
Įspėjimas: Net (-ų) tipas "tri" yra išrašyti.(VO-3)
Įspėjimas: Verilog "priskirti" arba "tranzito" atskaitomybė rašyti.(VO-4)
Dėmesio: pasikeitė laidą pavadinimas io su io_wire modulyje viršuje.(VO-2)
1

Atrodo, kad "set_fix_multiple_port_nets" komanda ne effact visais.
Kas galimas priežastis?
Thanks in advance

 

[rogger123]

Labas,
Jūs turite įsitikinti, kad jūs neturite jokios "neliesti" atributas bet uostuose.Jei turite nelieskite atributus tada DC / PC nebus įtraukti buferius ir bus išrašyti priskirti pareiškimus į Netlist.

Įsitikinkite, patikrinkite savo Netlist ir matyti, kuris uosto priskirti pareiškimą rašyti.Tada patikrinkite, ar turite don; t paliesti, kad uosto.
"greičiausiai laikrodžiai"

thakns
rogger

 

[spauls]

naudoti "set_fix_multiple_port_nets-visi-buffer_constants-feedthroughs"
vietoj to, ką jūs naudojate.

 

[iamczx]

hi spauls, į dc man ji sako:

visiems Patalpas tos pačios kaip feedthroughs
-išvesties-konstantas.Atkreipkite dėmesį, kad logika
KONSTANTOS kartojasi ne buferizuoti.
Norėdami buferinės logikos konstantas, naudokite
-buffer_constants variantą su visa
pasirinktį.

Taigi manau visiems-buffer_constants yra enouth.

Ir dabar, aš turiu naują klausimą:
signalas:
viela [7:0] a;
į projektą, šiek tiek visada:
a [0] = a [4]
a [1] = a [5]
a [2] = a [6]
a [3] = a [7]
taip DC parašys priskirti.

 

[Jugantor]

gali man pasakyti, ką reiškia šis įspėjimo vežti?
ir kokia jo priežastis?

Aš verilog kodas darbų baudą ModelSim, bet vieną kartą ir gausite po sintezė Netlist, jis neveikia jau į ModelSim.tai galima sukelti šią problemą?

Ačiū.
- Ąsočiuose