kaip imituoti pralaida yra PLL

[jerryhuang]

Man reikia išmokti dizaino PLL, kaip padidinti pralaidumą PLL? ačiū

 

[khouly]

pagrindinės sudedamosios dalys, kurios turi įtakos PLL kanalo thwe ciklo filtro,
kai ir dizaino linijos filtrą ir turi užtikrinti, kad juostos plotis ratas yra mažesnis nei reffernce dažnumas gimęs naudojant "linaer artėjimą galiojimo"

apie modeliavimas ir gali imituoti thwe PLL sistemą naudojant MATLAB į etape domenas, ir gali gauti žingsnis reagavimo pajėgumus.stabillty
Taip pat galite imituoti jį laiko domenokhouly

 

[jerryhuang]

ačiū, aš turiu klausimą, ar didesnį pralaidumą PLL,
tuo greičiau lokautų metu PLL? I dont know kaip naudoti MATLAB į imituoti PLL su kilpa filtras, yra bet kokia sudėtinė dalis, pavyzdžiui, rezistorius ir kapitalo pavyzdžiu, MATLAB kaip Takt,
ar galite man duoti MATLAB atranką, arba i tiesiog reikia žinoti perdavimo funkcija kilpos filtrą?

 

[khouly]

taip, kaip pralaidumą į PLL padidinti greitį, PLL padidinti arba užrakto laiką sumažėjo
apie modeliavimo MATLAB insted ir componnet naudotis perdavimo funkcija, filtras ai domene ", tačiau kaip ablock" į VCO modelis integrateor padauginta nuolat toliau KVCO "

tikiuosi, kad padėtų

khouly

 

[bg21359]

didelis pralaidumą, taip pat reiškia, kad jūsų PLL matys daugiau triukšmo iš jūsų įvestį.
Jūs turite balanso užraktas metu Jitter jūsų specifikacijas.Taip pat jūsų dažnių juosta turi būti mažas palyginti su savo išėjimo dažnis kitaip savo linijinės artėjimą PLL negali dirbti gerai

 

[khouly]

yeah
ir galite naudoti mažą jetter refernce generatorius
bet kaip dalytuvas padidinti jos vertė bus padauginta su fazinį triukšmą ir crystall "sustiprinti fazinį triukšmą"
taip ir turi žinoti, ką ir reikia nuo PLL ir kompromisas linijos parametrų

khouly

 

[jerryhuang]

Ar pralaida PLL definded maianly pagal pralaida ciklo filtro? Kodėl shuold pralaidumą PLL būti mažesnis nei dažnio ir refernce, triukšmo atlygį?

 

[Amarnath]

Manau, kad linijos pralaidumo bus nustatyti įsigijimo diapazoną, pll.if ir pabandyti sumažinti Silver į VCO kontrolės įtampos sumažinant linijos pralaidumą ir atmesti didelio frequerny komponentai tada įsigijimo diapazonas suffers.this yra todėl, kad dažnių diapazone ir kurioje PLL spynos nustatomas Win-Wdiv <WLPF.

Linkėjimai
Amarnath

 

[nibo_mmx]

Pralaida yra PLL apytikriai lygus ICP * Kvco * R / 2 * Phi * N
kur ICP yra srovė çkrovos siurblys, Kvco yra pelnas VCO, R yra vertė atsparumo 2 kad ciklo filtro.N yra santykis tarp daliklis.

todėl, jei norite padidinti pralaidumą, galite padidinti vertė R. Bet jūs cnanot padidinti pralaidumą per didelis.It's a Lema, kad juostos plotis turi būti mažesnis 1 / 10 įvesties dažnis išvengti nestabilumo.

 

[khouly]

taip pat didinti mokslinių tyrimų, padidės triukšmas iš jo "padidinti fazinį triukšmą"

khouly

 

[vijay_nag]

labas!

Tikiuosi, kad šis straipsnis padės Jums.

linkėjimai,
Vijay
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 

[vijay_nag]

labas!

Tikiuosi, kad šis straipsnis padės Jums.

linkėjimai,
Vijay
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą