D
dkumar
Guest
Hi all
Aš naudoju spartan3 FPGA lenta konfigūruoti atminties įrenginį, kuris yra pagrįstas CMOS 1.8V suderinama logika.
Aš esu beveik viskas, kas padaryta, bet aš įstrigo dėl nustatymo IO standarto išėjimo FPGA, žinau, kad Spartan3 gali būti konfigūruojamas 1.8V išėjimo įtampa, bet man nepavyko rasti, kaip kad išsiuntė.
Aš šių dviejų syntex
1) Verilog failą: (/ / sinteze ...)
2) UCF failą: grynasis "----" IOSTANDARD ="---"
bet niekas, atrodo, kad darbas ....
Prašome gali kas nors pasakyti, kaip konfigūruoti Spartan3 produkcija 1.8V.
Much thanks in advance ...
Aš naudoju spartan3 FPGA lenta konfigūruoti atminties įrenginį, kuris yra pagrįstas CMOS 1.8V suderinama logika.
Aš esu beveik viskas, kas padaryta, bet aš įstrigo dėl nustatymo IO standarto išėjimo FPGA, žinau, kad Spartan3 gali būti konfigūruojamas 1.8V išėjimo įtampa, bet man nepavyko rasti, kaip kad išsiuntė.
Aš šių dviejų syntex
1) Verilog failą: (/ / sinteze ...)
2) UCF failą: grynasis "----" IOSTANDARD ="---"
bet niekas, atrodo, kad darbas ....
Prašome gali kas nors pasakyti, kaip konfigūruoti Spartan3 produkcija 1.8V.
Much thanks in advance ...