I
ieee
Guest
"DSP Statybininkas. Biblioteka SignalCompiler blokas nuskaito Simulink modelis failus (MDL) ir rašo VHDL failus ir tcl scenarijus aparatūros įgyvendinimo priemonių ir simuliatorių naudojimui. Šis DTL dizainas gali būti sintetinamas įgyvendinimo, Altera APEX II, APEX E FLEX 10K FLEX 6000, ir Gyvsidabrio prietaisas šeimos. http://www.mathworks.com/products/connections/product_main.shtml?prod_id=368