DfF dizainas RD PLL

N

Nathan

Guest
Kas nors turi informacijos apie tikrąjį dizainą ir išdėstymą klasikinio DfF būti naudojamas aukštos perfromance PLL?
Aš labiausiai domina tikrasis išdėstymo patarimai ...jei yra.

Thnx,

Nathan

 
Manau, kad labiausiai logika SCL.
Paieška jį IEEE, jums daug dokumentų apie tai!

 
DfF = dinaminis Flip-Flop

Iš esmės tai paprastai išgaunama su D Flip-Flop.Jei jiems kaskados, Flip flop numato skyriaus įvesties laikrodis.Topologijos gali būti TSPC arba SCL logika, taigi, kai jūs išdėstymą, kad būtų skirtingos.

 

Welcome to EDABoard.com

Sponsor

Back
Top