DC komanda "create_generated_clock"

N

no_mad

Guest
Sveiki visi, mano dizainas turi vidinę sukurtas laikrodis. Sintezės metu, aš create_generated_clock generuoti šį vidinį laikrodį. Bet kai aš report_clock nėra sukurtas laikrodis. Prašome padėti man čia ... Thanx iš anksto no_mad
 
kuriuo nustatomas constriant? PORT, PIN arba iš vielos, arba someothers? Galite pakeisti svetainę, kur galite nustatyti constriant, galite pabandyti nustatyti PIN arba uosto.
 
Aš jį ant vidinio bloko uosto. Pavyzdžiui, top.v (viršutinis modulis) ir clk_gen.v (vidaus BLK). "int_clk yra išvesties prievadas clk_gen. 10 create_clock laikotarpio CLK create_generated_clock rasti (uostas)-pavadinimas clk_gen / int_clk int_clk kodo CLK-master_clock CLK-kraštai {1 2 5}, po to, kai aš kaupiami ir patikrinti mano laikrodis ataskaitą, yra Nr. int_clk (sukurtas laikrodis). Ar tai tinkamas būdas sukurti laikrodį DC? Prašom apšviesti mane ..
 
Jūs galite kurti laikrodis su komanda create_clock-signalo {1 2 5} clk_gen / int_clk
 
Gal tai geriau nustatyti sukurtą laikrodį ant Q uosto į dff. Aš taip pat susitiko su problema, kai aš nustatyti sukurtas laikrodis ant modulio uosto. Tiesiog jūsų informacijai.
 
Yup, u apeigos yuzhicai .. Visų pirma ir reikia nustatyti create_generated_clock vidaus uosto vidinį laikrodį modulio. Tada ir sudaryti viršutinį modulį. Be to, ir pašalinti sukurtą laikrodį ir daro tokiu būdu kaiščio vidaus laikrodžio modulį (kaip sakė by yuzhicai) create_generated_clock apie, ir gali matyti savo laikrodį ataskaitoje.
 

Welcome to EDABoard.com

Sponsor

Back
Top