be vielos apkrovos modelis

[iwpia50s]

Tai komanda read_lib, bet kadangi jūs neturite licenciją, kad nebūtų galima kompiliuoti jis.A WLM paprastai reikalaujama sintezė, tačiau blokas uždelsimo rūšies analizė yra ZWLM (nulis wireload modelis) yra naudojami.Jums reikia kreiptis į savo bibliotekos pardavìjas.

 

[armardu]

Prisijungė: 31 spalis 2007
Žinutės: 115
Padėjo: 7
Taškai: 303,90
Parama
Down: 12.73MB

Post19 vasaris 2008 20:04 be vielos apkrovos modelis Atsakyti su citata
Pranešti apie šį pranešimą į moderatoriai
Daryti sintezę be WLM turite sukurti WLM jūsų. Lib su nuline talpa ir nulinės varžos, ar galite jį redaguoti atskirai ir įkelti jį kaip. Lib.

 

[TomPaul]

ASIC_intl rašė:

Labas

Norėčiau padaryti synthesys be wireload modelį ir norime padaryti laiko ataskaitos (report_timing) be vielos apkrovos modelį.
Ar įstaiga turi bet idėja padaryti synthesys ir report_timing be vielos apkrovos modelį.Išreikšdami,

AGRINDINĖS

 

[ASIC_intl]

Max TOMPAUL

I wanna see laiko mano konstrukcijos be pasekmių susijungti vėlavimą.Tai aš noriu žinoti laiko R = C-0 visų užsisklęs savo dizainą.

Dabar mano. Db biblioteka numatytąjį vielos apkrovos modelį.Ir net jei aš R = C = O visi užsisklęs naudojant dc komandos io labai atveju, o darai report_timing rasti Dizainas Kompiliavimo įlaipinti numatytasis vielos apkrovos modelis pranešti laiką (per report_timing komanda) ir dizaino.

Ačiū

 

[iinetd]

Max ASIC_intl,
Galite naudoti set_annotated_delay į anotacija nulio į visus jūsų sujungti tinklus į savo dizainą.Kai report_timing DC bus tik nenulinę ląstelių nedelsiant.

 

[anssprasad]

Tai galite padaryti sintezę be vielos apkrovos modelį, tik, kad jums reikia daugiau consevative kartu savo laiko apribojimų.Tai gali būti padaryta arba teikiant mažesnę vertę laikrodis laikotarpio arba didesnės vertės laikrodis neapibrėžtumą.Todėl visiems, daroma prielaida, kad po išdėstymo SDF bus naudojamas Atgal komentarų vėliau.Taigi, pirmas žingsnis, o kai kuriais atvejais neišvengiamos mes naudojame DC sudaryti projektavimo be wireload modelis.

ASIC_intl rašė:

Labas

Norėčiau padaryti synthesys be wireload modelį ir norime padaryti laiko ataskaitos (report_timing) be vielos apkrovos modelį.
Ar įstaiga turi bet idėja padaryti synthesys ir report_timing be vielos apkrovos modelį.Išreikšdami,

AGRINDINĖS