Apie Gated laikrodis

[FLEXcertifydll]

laikrodis strobavimo yra labai dažnas. nes RTL lygio apibūdinimas yra labai sunku BE, įdiegimo ir palaikykite ir įkrautų laiko patikrinti. Taigi pardavėjas suteiks ICG ląstelių CTS medį, kuris būtų subalansuotas, lengva laiko uždarymo.

 

[roli]

[Quote = FLEXcertifydll] laikrodis strobavimo yra labai dažnas. nes RTL lygio apibūdinimas yra labai sunku BE, įdiegimo ir palaikykite ir įkrautų laiko patikrinti. Taigi pardavėjas suteiks ICG ląstelių CTS medį, kuris būtų subalansuotas, lengva laiko uždarymo. [/Quote] Kas yra terminas "ICG"?

 

[packet]

[Quote = beta0] [quote = rakko] Čia yra paprastas ir patikimas laikrodis strobavimo schemos. Tik vienas vartų ir vienas skląstis ir ji neapvils. [Url = http://images.elektroda.net/65_1174697517.gif]

[/url] [/quote] geriau naudoti žemo lygio jautrus sklende [/quote] Kodėl negalima naudoti DfF? Manau, kad, kaip nurodyta toliau ===== verilog kodą === visada @ (negedge clkin arba negedge xreset) jei (~ xreset) enablereg

 

[sunil_ic]

skląsčiu vartoja mažiau ploto nei flipflop.

 

[hash_delay]

Jei jūsų DFFs būti clocked yra posedge laikrodis domeno, jums reikia generuoti clock_en signalas-ve krašto. Taigi, kai laikrodis yra vartais, tai vyksta negedge kuri rūpinasi trikdžių ir metastability. Pagrindinis principas yra iki vartų (išjungti) į 180 laipsnių fazės laikrodis perkeltas laikrodis jūsų tikslinė laikrodis domeno.

 

[Gokulmuthu]

ICG -?. Integruotas laikrodis strobavimo ląstelių

 

[iamaeag]

Jei jūsų DFFs būti clocked yra posedge laikrodis domeno, jums reikia generuoti clock_en signalas-ve krašto. Taigi, kai laikrodis yra vartais, tai vyksta negedge kuri rūpinasi trikdžių ir metastability. Pagrindinis principas yra iki vartų (išjungti) į 180 laipsnių fazės laikrodis perkeltas laikrodis jūsų tikslinė laikrodis domeno.

Labas, paketų ir hash_delay, aš taip pat esu supainiotas, kodėl nenaudoja DfF už įkrautų laikrodis vietoj D-LATCH . Net žinojau, clock_en signalas turi būti iš naujo sinchronizuoti. bent neigiamą krašto laikrodis. Aš vis dar įdomu žinoti, kas yra naudoti D-LATCH už įkrautų laikrodis pranašumą. Žemiau yra tai, ką aš žinau apie užsisklendžia pagrindu strobavimo laikrodis privalumus. 1): Latch yra mažesnis nei DfF. 2): Latch vėlavimą yra mažesnis nei DfF. 3): EGA įrankis turi įmontuotą ICG ląstelių ir built-in patikrinti. ir tt .. Ačiū.

 

[kornukhin]

Jūs negalite naudoti DfF su strobavimo laikrodis, nes jis veiks netinkamai, kai kuriais atvejais.

Tarkime TD - laiką po teigiamo krašto Clk kai EN nestabilus. 1. LATCH, TD <T (CLK) / 2

2. LATCH, td> T (CLK) / 2

3. DfF, TD <T (CLK) / 2

4. DfF, td> T (CLK) / 2

Jei 4 galėsite praleisti aktyviai krašto Clk. 2. Clk turi būti, bet šiuo atveju 3. bus. yln2k2 jau sakiau

Mačiau jūsų įgyvendinimą tai yra ok. Bet prašome pasirūpinti šiais punktais. 1) Jei norite užraktu duomenis, jei matote, jums reikia imtis duomenis, kai clk_en didelis ir CLK yra su POS kraštas? tada jums reikia išlaikyti pusiausvyrą atidėti clk_en kelią ir CLK kelią. Kitas protingas yra trūkstamų duomenų pirmą CLK cylce ...[/ QUOTE galimybė]

 

[lostinxlation]

Naudojant DfF takto strobavimo klausimas yra 1. Jei DfF CG yra posedge sukėlė, jūs sukuriate rasės būklės tarp CLK ir DfF produkcijos ir gali sukelti į laikrodį medžio gedimo kai CLK_EN eina 1-0. Žemo per sklende neturi šiuo klausimu, nes posedge į laikrodį nėra "sukelti" sklende produkcija. 2. Jei DfF CG yra negedge sukėlė, laikrodis kad signalas yra tik puse ciklo pasiekti DfF. Diegimo metu gali būti problema, jei kelias yra giliai. Mažai per sklende neturi šiuo klausimu, nes jis gali skolintis laikas nuo CLK = 0 laikotarpį.