Apie Gated laikrodis

O

oliver.nie

Guest
Sveiki, visi. Aš nuspręsti naudoti įkrautų laikrodis, siekiant sumažinti energijos suvartojimą. Ar kas nors duoti man gera RTL Modul už įkrautų laikrodis? Ir kas nors turi būti susiję per modeliavimo ir sintezės? Ačiū. Oliver Ne
 
Hi Can U prašome eloberate kaip pasakyti wat tiksliai UR ieškote ... Suresh
 
įkrautų laikrodis ląstelių yra speciali langelį gedimo turėtų būti traktuojamos kaip makro elementų!
 
Aš skirstomi mano mikroschemų dizaino į keletą modulių, o kai kurie moduliai bus sustabdytas išjungti savo laikrodį. Aš žinau, laikrodis medį naudoja elektros energiją labai daug. Ir kai kurie dokumentai sako, kad jis yra lėtas modeliavimas ant įkrautų laikrodžio dizainą. Aš nesu labai aiškiai apie šį pareiškimą. Kodėl lėtai? Be to, aš naudoju globėjo ModelSim padaryti modeliavimas. Kas nors čia turi patirties? Viskas turi būti pasirūpinta apie įkrautų laikrodis dizainas? Per modeliavimo ar sintezės būdu arba P & R? Aš ne apie tai patirtis, net nežinau, kaip užduoti klausimus. Tikimės, kad jūsų patarimus. Linkėjimai, Oliver.Nie
 
Sveiki, vartai laikrodžiai sumažinti dinamiškas energijos suvartojimą. Regrding rūpi CLK strobavimo 1) Ar tikrai, kai jūs turite vartų ex: jums neturėtų reikalauti jokių posistemių kai CLK strobavimo yra aktyvus ir ne CLK? 2) Ar jūsų CLK strobavimo yra padalinti CLK? , Tada jūs turėtumėte rūpintis etapas CLK strobavimo signalas? 3) Kokiu dar norite įjungti / išjungti CLK ir kaip jis bus atnaujintas per šį laiką savo soc architektūra turėtų užtikrinti ne iš paties modulio lūkesčius. Jei turite kokių nors pertraukia Ar norite tęsti? Jei turite periferinių Req jums reikia atnaujinti CLK ar ne tais atvejais, yra jūsų aptikimo šio atnaujinti logika turėtų būti asinchroninis ..... Paprasta, CLK strobavimo yra Architektūra priklauso ... Thanks & Regards yln
 
Sveiki, yln thanks a lot. Jūsų pasiūlymas yra naudingas. Iki dabar, aš tik noriu kai modulis turi būti sustabdytas arba atnaujintas įkrautų laikrodis, kuris yra valdomas CPU registro nustatymus. Ir manau, kad tipiškas įkrautų laikrodžio modulį padaryti šį darbą. Žr jį į priedą. Dar kartą ačiū. Oliver.Nie
 
Sveiki, aš pamačiau savo įgyvendinimo tai yra ok. Bet prašome pasirūpinti šiais punktais. 1) Jei norite užraktu duomenis, jei matote, jums reikia imtis duomenis, kai clk_en didelis ir CLK yra su POS kraštas? tada jums reikia išlaikyti pusiausvyrą atidėti clk_en kelią ir CLK kelią. Kitas protingas yra trūkstamų duomenų pirmą CLK cylce galimybę ... Thanks & Regards yln
 
Sveiki, Yln. Manau clk_en bus sinchroninio apie CLK postive krašto. Ir aš atkreipti dėmesį į Fisrt ciklą. Dėkojame už pasiūlymą. Nuoširdžiausi linkėjimai, Oliver.Nie
 
įkrautų laikrodis dizainas turi keletą papildomų įtaką: 1. STA, tiek prieš šimtą ir po šimtą, laikrodis bangos forma turi būti prisegti prie vartų. 2. Dizainas bandymų srautus, vartų valdymo signalas turi būti valdomas testavimo režimu. 3. papildomų pastangų laikrodis medį kartos, aš ne ranka patirtimi apie tai.
 
medžiaga yra reaaly gera ... thanx for įkelti tokios medžiagos
 
ačiū už jūsų answer.i manau modeliavimo mes dont eiti sintezę įkrautų laikrodis.
 
Čia yra paprastas ir patikimas laikrodis strobavimo schemos. Tik vienas vartų ir vienas skląstis ir ji neapvils. [Url = http://images.elektroda.net/65_1174697517.gif]
65_1174697517_thumb.gif
[/url]
 
Tiesą sakant, jūs galite turėti dviejų tipų laikrodis strobavimo. 1) modulis lygio CLK strobavimo. Kaip viena apibūdinti Oliverio čia. CLK yra įkrautų iki konfigūracijos bitų jos susidarymo šaltinyje, ir vartai CLK užbaigti modulis. Tai rankiniu būdu instantiated vartų. 2) LAPINĖS lygio CLK strobavimo. Tai daroma priemones, pavyzdžiui, maitinimo kompiliatorius iš Synopsys. Remiantis logika, kūgio, priemonė bus daryti išvadą, kokiomis sąlygomis šnipštas gali būti gauti nauji duomenys, ir naudoti jį vartų CLK į šnipštas. Tai daroma sintezės metu ir kodavimo stiliaus priklauso.
 
Be DFT jums davė rūpintis įkrautų laikrodžiai taip, kad ciriuit užtikrinti bandymo nėra sudėtinga
 
[Quote = rakko] Čia yra paprastas ir patikimas laikrodis strobavimo schemos. Tik vienas vartų ir vienas skląstis ir ji neapvils. [Url = http://images.elektroda.net/65_1174697517.gif]
65_1174697517_thumb.gif
[/url] [/quote] geriau naudoti žemo lygio jautrus užraktu
 
Dėl DFT priežasčių jūs norite, kad laikrodis propaguoti bandymo metu. Aš taip pat pridėti iš naujo ir turi du skonių. Vienas prie vartų į teigiamą krašto ir vieną vartų neigiamas krašto.
 
sintezė įrankis gali padėti U įterpti įkrautų CLK automatiškai, jei ir tai galios apribojimų
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top