6-T SRAM modeliavimas padėti

[M]

Can anybody pristatyti man, kaip padaryti šiuos 6-T SRAM bitų ląstelių analizės Hspice:
1.Standby šiuolaikinius VDD;
2.Read ir Rašyk Marža;
3.bit-lin nuotėkio

Aš bandė imituoti laukimo šiuolaikinius VDD.Aš BL, BL_ o WL 0, ir taip pat naudojant ic (Q) = 1.8V (I imituoti su 018u logika proceso modelio kortelė).Rasti i (VDD) yra labai artima nuliui, o ne pastovus.Kartais tai nagative, ir kartais tai teigiamas skaičius.I
don't know why.I'm a Beginer apie SRAM ir Hspice.Nežinau, ar taip yra teisinga.

Pritvirtinimas pic yra SRAM schema.
Thanks for your help.

 

[ptoo30]

paprastai nuotėkio srovės MOSFET yra 1E-15A \ priklauso nuo Vth swing kanalo ilgis ir plotis.
tad jei ir nori imituoti 6T ląstelių
ir padaryti įrengti prieskonių parametras SUBMENIU ribą srityje
jei ir atrodo UCB formulę SUBMENIU riba plotas skiriasi elgesys iš satulation arba ne satulation srityje.
jei ir nori imituoti vieną 6T ląstelių ir nustatyti galimybę būklės mažesnis kaip E-15A.
iš savo patirties nuotėkio srovės 6T ląstelių sunku Simu.
taigi dabartinės dešimtmetį pastebima.
o jei ir turi geras montavimo prieskonių parametras, ir gali ląstelių masyvas daugiau nei thouthand ląstelių ir galite Simu naudojant HSPICE mažoms klaidą caliculation.

 

[M]

Ačiū.
Ar galima taip pat įtraukti mane kažką SRAM "statistikos Triukšmas Marža (SNM)? Aš noriu sužinoti, kaip parašyti Hspice failo įvedimo apskaičiuoti SRAM's SNM.

 

[vimalvlsi]

Prašome galima po Spice kodas?

Ačiū