yra po išdėstymo modeliavimas privaloma?

[memsgg]

Labas,

Aš Sukurk ic naudojant Opamp ląstelių nuo CDK, tačiau CDK negali daryti po išdėstymo modeliavimas įskaitant Opamp ląstelių, mano quetion yra:

1.Nenoriu kurti Opamp by myself, nėra jokių problemų naudojant Opamp ląstelių nuo CDK?

2.kas yra postlayout daugiausia?Manau, kad tai yra paracitics kondensatorius ir rezistorius, tai tiesa?

3.darbo dažnis yra mažesnis nei 10kHz, turi daryti po išdėstymo modeliavimas prieš tapeout?

Thanks in advance
Yong

 

[MSSN]

memsgg rašė:2.
kas yra postlayout daugiausia?
Manau, kad tai yra paracitics kondensatorius ir rezistorius, tai tiesa?3.
darbo dažnis yra mažesnis nei 10kHz, turi daryti po išdėstymo modeliavimas prieš tapeout?

 

[memsgg]

Nežinau, kaip tai daro dabar, Design rinkinys naudoja Drakula į ERC ir LVS, bet nepalaiko po išdėstymo modeliavimas, jei aš naudoju savo Opamp ląstelių.tai keista?

Ir manau, 10kHz yra žemas, ir parazitinės kondensatorius, turėtų būti gerai, tai tiesa?

Can anyone help me?

Thanks a lot

 

[acbalbason]

labas!

i bandė po išdėstymo modeliavimas, tačiau tik po to i sukūrė op amp pati.i instanced savo dizainą po Parasitic rc ekstrahavimo.ne bandė imituoti prieinama op amp įtraukta į rinkinį.

pabandykite projektavimas vieną?

- Al

 

[memsgg]

MSSN rašė:memsgg rašė:2.
kas yra postlayout daugiausia?
Manau, kad tai yra paracitics kondensatorius ir rezistorius, tai tiesa?3.
darbo dažnis yra mažesnis nei 10kHz, turi daryti po išdėstymo modeliavimas prieš tapeout?