Xilinx XAPP223: RS-232 Flow Control

[Dingo]

Aš stengiuosi naudoti nemokamą informacijos dizainas iš Xilinx:

XAPP223 200MHz UART su vidaus 16-Byte buferis
http://www.xilinx.com/ipcenter/catalog/search/reference/reference_xapp223_200mhz_uart_with_16_byte_buffer.htm

Man sunku jį naudoti, nes jis neturi srautų valdymas
įgyvendintas, kaip naudojant RTS ir CTS signalus.Kaip įdiegti
šių RTS ir CTS signalus?Ar kas nors yra lengvai išspręsti šią problemą?

 

[Orlaivi]

Why dont u bandykite patikrinti RS-232 core dėl

www.opencores.org

gal jo dokumentai ir kodas bus kai padėti.

Orlaivių Maniac

 

[Jayson]

Kaip naudotis pagrindiniu?Aš dev laive, bet kaip padaryti ką nors paprasto, pavyzdžiui, siųsti "Hello World"

Mano klausimas tikrai turėtų būti: Kaip naudotis šerdys savo dizaino, kur aš juos įgyvendinti?Jei tai C programavimo būtų lengva tik viena #
include <somecore.h> bet kaip apie į VHDL?tada Kaip integruoti kad į mano dizainą?- Jayson

 

[Dingo]

Orlaivių Maniac,
Ačiū už nuorodą.Manęs nebuvo galimybės susipažinti OpenCores nuo
(mažiausiai) vakar, atrodo taip, tarsi jie žemyn.Aš visada vengti
OpenCores nes žmonės yra linkę naudoti Verilog, ir naudoti VHDL.
Aš laukti, kol jis ne.

Jayson,
Hmmm ...Komponento momentinė yra gana paprasta VHDL.Tai yra
pateikiama 2 ir 3 dokumentaciją.Tai gana važiuoti tiesiai į priekį.
Ar esate susipažinę su VHDL?Aš performuluoti savo pradinį klausimą.Po išsamių bandymų naudojant
keletą derinimo metodus, aš turiu daryti išvadą, kad aš neturiu
srauto kontrolė (ryšio) problema.Duomenų, kad išeina iš
RX modulis visada yra iškraipytas.Viena VGA ekranas (300 image)
Man kažkas tarp 2 ir 20 klaidų, kurios multipy save
nuo RX valstybės aparatas atrodo prarasti sinchronizuoti kuriančio ilgas
įtrūkimais šiukšlių.Aš nežinau, kas sukelia šią problemą.Aš
bandė sumažinti Baud normą, tačiau tai neturi jokio poveikio.Kai mašina
gauna pobūdžio nulinis (pateikiami kaip "0000000001", whre kad
pirmasis'0 'yra pradėti šiek tiek ir paskutinis "1" yra stabdymo bitų) ji gauna atgal į
sinchronizuoti.Aš nesu tikras, ar nulis yra vienintelė pobūdžio šios nuosavybės.

 

[Jayson]

ne tik susipažinti su VHDL, ką nori padaryti, tai tiesiog prijunkite jį ir pamatysite jį pereiti.

- Jayson

 

[Dingo]

Radau tai OpenCores:

Projektas: Serijos UART http://www.opencores.org/projects/miniuart2/
kurioje parašyta VHDL, tačiau yra dvi problemos:
- Ne FIFO;
- Srauto kontrolės.

Yra ir kitų dviejų projektų parašyta Verilog, viena pilną 16550,
kuris, atrodo, koks didžiulis:
Projektas: UART 16550 pagrindiniu http://www.opencores.org/projects/uart16550/

ir vienas, kuris atrodo visiškai tobula (išskyrus jo pirmosios Verilog)
Projektas: Paprasta asinchroninius Serijos kontrolieriaus http://www.opencores.org/projects/sasc/
ir naudoja "102 Luts" (padarė autorius reiškia CLBs?) prieš 15 CLBs
kad XAPP223 naudoja (srauto kontrolė ir neveikia man tinka).

Išvada: nėra Pralaimėjusiųjų padėtis OpenCores kam
kad naudoja VHDL ir poreikius paprasta RS-232 sąsaja.Does anyone know kai Verilog į VHDL vertėjas?

 

[Dingo]

Jayson,

Jei turite prieigą prie Xilinx ISE, "Hello World" pavyzdys naudojant
XAPP223 galima sujungti naudojant keturis failus:

- Du. EDN files included in XAPP223;
- Vienas VHDL failas su visais savo kodą;
- Vieną. UCF failą sudėtyje Kaisčiai pavadinimai ir jūsų laikrodis norma.

The. UCF galima tik 5 eilučių:

NET "CLKIN" TNM_NET = "CLKIN";
TIMESPEC "TS_CLKIN" = LAIKOTARPIS "CLKIN" 80 ns GRIEŽTI 50%;
NET "CLKIN" LOC = "P88";
NET "SERIAL_TXD" LOC = "P83";
NET "SERIAL_RXD" LOC = "P60";

kur CLKIN yra įvesties laikrodis, šiuo atveju 12,5 MHz SERIAL_TXD
ir SERIAL_RXD yra serijinės produkcijos ir sąnaudų ir PXX yra
pin vietose savo plėtros taryba.

The VHDL kodas turi būti laikrodis buferio, kuris yra pagrindinis
infrastruktūrą.Aš primygtinai rekomenduojame jums perskaityti bent vieną iš šių
dokumentus, kad paaiškinti pagrindinio laikrodžio gydymas:

Naudojant virtex Delay-Locked Loop http://www.xilinx.com/xapp/xapp132.pdf
Naudojimas delsos-Užrakinta loops į Spartietis II FPGAs http://www.xilinx.com/xapp/xapp174.pdf

Konkrečiai dėl XAPP223, jums reikia pateikti signalas vadinamas
EN_16_X_BAUD, kuri aprašyta dokumentuose.Viskas, ką
daryti tada, jei ne klysta, yra sujungti signalų tiesiogiai.

Ar tai padės?