visi vaikinai: prašome diskutuoti mažos galios dizainas

[xworld2008]

visi vaikinai: prašome diskutuoti mažos galios dizainas

 

[shelkerahul]

Labas,

Yra r įvairovė aplinkybes, kurios turi b atsižvelgiama į mažos galios dizaino, kuris yra logikos, stiliaus, naudojama technologija, ir logikos įgyvendinti.
Veiksniai, kurie prisideda prie žemo energijos eikvojimo įtraukti padirbtos perėjimo dėl pavojų ir kritinių lenktynių sąlygas, nuotėkio srovėmis bei tiesioginis kelias iš anksto už perėjimą, ir elektros energijos naudojančius tranzistorius naudotų grandinės.

 

[arunragavan]

gerai dude ..kokio lygio optimizavimo jus lookin for ..architektūros lygis ..Algorithmic lygiu arba lygiu RTL galios optimizavimas ..

galite naudoti mažos galios techs .. veislėskaip laikrodis strobavimo, signalas strobavimo, mažos galios Autobusai, tryin to tilto CMOS Floatin mazgai, Adiabatic skaičiavimo ar net DVS ..

pirmiausia aprašyti UR dizainas ..eikite ABT optimizuoti UR dizainas paklusti mažos galios normas.

pereiti kai mažos galios knygas ..pagal Ananda chandarasekaran, pilka yeap ...If u go per knygas ..U fïka suprasti mažai powerz .. Basics

Ieškoti forume .. tikrai u fïka gauti knygų IVE minėta.

With Regards,

 

[elektra twq]

mažos galios dizaino apima:

1) naudoti asinchroninis loginio projektavimo metodas.

2) naudoti gals (pasaulio sinchroninio vietos asinchroninis)

3) naudoti reguliuojamų laikrodis.

4) sumažinti signalą veikla, pavyzdžiui, pilka kodavimas.

5) naudoti mažos galios procesą, sumažinti platinamas talpos.

6) gerinti systen architektūrą.

7) suderinti su programine įranga.

xworld2008 rašė:

visi vaikinai: prašome diskutuoti mažos galios dizainas

 

[jinsin]

Kas nors gali pasakyti, atitinkamų straipsnių medžiagų arba svetainėje skaitmeninio valdymo maitinimu?

Thanks in advance
Best regards, jinsin

 

[dsairajkiran]

Šis pdf gali būti naudinga ir
Atsiprašome, bet jums reikia prisijungęs, kad galėtumėte peržiūrėti šį priedą

 

[caplash_vlsi]

mažos galios dizainą galima matyti iš įvairių prespectives, gera architektūra, tinkamą maršrutą, gražiai paruošti ląstelių maketai ASIC design flow, pasirinkimas Mėn šeimos, fan-out aplinkybes, rūšys išorinės apkrovos ir tt ....

 

[HenryLai]

Raktiniai žodžiai: Micropipeline, Sutherland, asynchrouns

asynchrouns grandinę -> gamtos galia valdymo