virtex-4 SX vystymo lentos

C

chinsin83

Guest
ML402 vertinimo platforma neapima priemonių kūrimą ir kabelinė.
Gebu rasti Sistemos generatorius Kaina, USD $ 995.wat else do I need?

Sistemos generatorius reikalavimas ISE v7.1 ir MathWorks R14.1/.2/.3
tai nereiškia ISE Foundation apeigos?Coz kainuoja USD $ 2.495.

video rinkinį buvo įtraukti generatorius sistema, reikia, kad galėčiau gauti ISE v7.1 ar tai įeina į kainą?ir ką apie kabeliu?

XtremeDSP plėtros taryba ateina su sistema generatorius už didesnę kainą, tačiau ji apima xtremedsp įvertinimo programinės įrangos, coz jis turi ISE v7.1 ..ar galiu pirkti xtremedsp įvertinimo programinės įrangos atskirai naudoti ML402 vertinimo platforma?
http://www.xilinx.com/dsp/eval_software.htm

 
Xilinx puslapyje yra klaidinantys, ir aš žinau, tik kai kurie iš jūsų atsakymus.

Turiu ML402 ir ML403.Nei lenta įtraukti jokios programinės įrangos ar dokumentų.

Sistemos generatorius (apie 1.000 $ JAV) reikalauja ISE Foundation (arba nutraukti ISE Alliance "), ir tai nebuvo įtraukta.ISE Foundation kainuoja apie 2.500 $ JAV.Jei norite, EDK, tai dar $ 500 US.

Nemanau naudotis sistema generatorius labai daug.Aš dažniausiai naudoja tik ISE Foundation.

Aš nežinau, kas yra xtremedsp įvertinimo programinės įrangos.

Aš naudoju Xilinx Parallel Kabelinė IV (apie $ 100 US).Ji dirba su ML40x lentos, ir Spartos-3 Starter Kit, ir tikriausiai dauguma kitų Xilinx lentos:
http://www.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?key=HW-PC4
ISE Foundation (arba nemokamai ISE WebPACK) apima poveikį, kabelinė atsisiųsti programinę įrangą.

 
Ačiū ECHO.tikrai pašalinta mano abejonių daug.

BTW, im doing ne MATLAB lygiu, o ne RTL lygiu, man reikia sistemos generatorius.
Tinklavietėje taip pat sakė, kad ISE Aljansas yra pakankama, bet ten atrodo Dun būti nuoroda į tiesioginį man pirkti aljanso seprately.

Pirma nuoroda pareiškė, kad ise webpack nepalaiko sistema generatorius, bet 2. nuoroda sakė, kad ise webpack 8.1i ją paremti.Lol ..manau, turi laukti išleidimo, bet nežinote, kaip greičiau.
http://www.xilinx.com/ise/devsys_overview.pdf
http://www.xilinx.com/ise/devsys_feature_guide.pdf

abi sistemos generatoriaus ir ise fondo vertinimo ateina su visiškai funkcijų apeigos, arba vertinimo ateina su ribotas galimybes?Tokiu būdu aš galiu vilkite šiek ise webpack 8.1i ir savo laisvą laiką.^. ^

 
echo47 rašė:

Nemanau naudotis sistema generatorius labai daug.
Aš dažniausiai naudoja tik ISE Foundation
 
Aš Juz paragino atsakingas asmuo.Jis man pasakė, kad sistema generatorius negali konvertuoti M-hdl kodai.bet čia yra nuoroda, kad Xilinx teikti.tai reiškia man reikia sukurti savo M-kodo blokų Kad sistema generatorius naudoti?
http://www.xilinx.com/products/software/sysgen/app_docs/user_guide_Chapter_7_Section_3.htmParašytas po 4 minučių:Juz rasti kitą nuorodą.Ar tai reiškia, jei aš WAN konvertuoti M-kodais tiesiogiai FPGA, man reikia accelchip DSP sintezė įrankis taip pat?
http://www.xilinx.com/publications/xcellonline/xcell_53/xc_pdf/xc_accelchip53.pdf

 
You didn't teisės dalykas ir paklausti jūsų Xilinx pardavimų konsultantas.Jų puslapyje info yra pernelyg menkas.

Sistemos generatorius neturi sudaryti M kodą.Vietoje to, galite pasinaudoti Simulink blokinė schema naudojant Xilinx blockset, ir paspauskite mygtuką generuoti duomenų srauto, kurį galite atsisiųsti į savo FPGA.Tai puikiai tiks, jei jūs naudojate tik aukšto lygio signalo apdorojimo blokus (manau, kad kiekvienas tiesiog blokuoti skambučius Xilinx CORE generatorius), bet radau jį excruciatingly skausmingas sukurti mitybos ir kitas logika.Tai per daug panašūs surinkimo schema.Žaisti su juo dieną ar dvi, o tada grįžo į naudojant DTL.

Sistemos generatorius apima MicroBlaze blokas simbolis, bet neatrodo, kad jokių EDK funkcionalumą.Tai logiška, nes sistema generatorius yra apie 20 megabaitų, ir EDK yra gigabaitai.

Aš ne bandė AccelChip, bet aš įtariai bet įrankis, kuris teigia, kad paversti aukšto lygio kalba, FPGA.Rezultatas paprastai yra gerokai mažesnis nei ranka koduojamos DTL.Tačiau, kad gali būti priimtinos, jei turite mažų projektų ir didelis greitas FPGA.

Xilinx nutraukti ISE Aljansas apie metus.Pirkėjai kartu su paramos sutartys buvo automatiškai paaukštintas ISE Foundation.

 
echo47 rašė:

Sistemos generatorius neturi sudaryti M kodą.
Vietoje to, galite pasinaudoti Simulink blokinė schema naudojant Xilinx blockset, ir paspauskite mygtuką generuoti duomenų srauto, kurį galite atsisiųsti į savo FPGA.
Tai puikiai tiks, jei jūs naudojate tik aukšto lygio signalo apdorojimo blokus (manau, kad kiekvienas tiesiog blokuoti skambučius Xilinx CORE generatorius), bet radau jį excruciatingly skausmingas sukurti mitybos ir kitas logika.
Tai per daug panašūs surinkimo schema.
Žaisti su juo dieną ar dvi, o tada grįžo į naudojant DTL.
 
Nustatyta, kad mano bosas yra bosas turi ise Fondas 7.1i, -, - ".. dabar išbandyti sistema generatorius Įvertinimo programinė įranga. jie mcode blokas, kuris naudoja funkciją, m-file.

dabar jiems tik išbandyti vieną funkciją vieną m-failą, kad mano M-kodo fragmentą turi pats I / O mano funkcija.Im not sure wat nutiktų, jei yra daug funkcijų vienoje m-failą.

Dabar man reikia įvesti savo manekeno kodą į FPGA ir pamatyti, jei aš norėčiau gauti tą patį produkcijos ..

Ačiū aidas ..hehe ..reikia daugiau pagalbos bus paskelbti čia ..^. ^
Good luck to u samcheetah ..

 
Sistemos generatorius tai ne mano puodelis arbatos, bet kai patinka žmonės.Vertinimas yra nemokama, todėl give it a try.Aš manau, kad vienas įrankis Mano rinkinys.Kada nors tai gali išgelbėti mane iš darbo dieną, ir jis mokės už save.

Kai aš dizainas signalų apdorojimo sistemose, aš aukšto lygio sąvoka modeliavimas MATLAB m-kodą ar C. MATLAB yra lengviau, nebent I'm doing apie sudėtingas dvejetainis manipuliacijos daug, ir tai lengviau C. nenaudoju Simulink .Mano aukšto lygio modeliavimas pat išspjauna koeficientas lenteles (DTL formatas) inicializavimui blokas RAM.Galiausiai, aš visą kodą sistemą Verilog, išbandyti su ModelSim, ir renka į FPGA.chinsin83, prašome pranešti mums, jei ši sistema generatorius M-kodo fragmentą kas nors naudinga.Manau pamiršti, kad pagrindinis bruožas.Štai Online Help ĮvadasXilinx MCode blokas yra už vykdant vartotojas konteinerio-tiekiamos MATLAB funkcija Simulink.
Dėl bloko parametras nurodo M-kodo funkcija pavadinimas.
Užblokuoti vykdo M-kodas apskaičiuoti užblokuoti Rezultatų per Simulink modeliavimas.
Tuo pačiu kodu yra išversti į paprastą kelią į lygiaverčius elgesio VHDL, kai įranga yra sukurta.
Bloko Simulink sąsaja yra iš MATLAB funkcija parašo, ir iš bloko kaukė parametrai.
Yra vienas įvesties uoste kiekvieno parametro funkciją, ir vienas išvesties prievadas kiekvienos vertė funkcija grąžina.
Uosto vardai ir užsakant atitinka pavadinimus ir užsakymas parametrus ir grąžina reikšmę.
MCode blokas nepalaiko visai MATLAB kalba; pritarė pogrupyje yra aprašytos žemiau.
Yra pažymėti kelis papildomus apribojimus bloko ir jo naudojimas:- Visos bloko įėjimai ir išėjimai turi būti Xilinx fiksuoto taško rūšį.- Blokas turi būti bent vienas išvesties prievadas.- Už blokas kodas turi naujas MATLAB kelią ar tame pačiame kataloge kaip modelis, kuris naudoja blokas.
Šis blokas užtikrina patogią ir lanksčiai įgyvendinti aritmetines funkcijas ir sukurti Baigtinis mašinos ir kontrolės logika.
MCode blokas pamoka parodo trys pavyzdžiai funkcijų MCode blokas.
Pirmame pavyzdyje (taip pat aprašyta žemiau) sudaro funkcija xlmax kurie grįžta į savo sąnaudas didžiausias.
Antra rodo, kaip daryti paprastas aritmetinis.
Trečią rodo, kaip sukurti Baigtinis mašinos.
Pavyzdžiui modeliai yra susietas Pavyzdžiai skyriaus vadovą.<snip>
 
Dabar man reikia surasti plug-in XESS XAS-3S1000 valdyba, kuri XESS tinklalapyje nenumato ..duhz ...

kitaip įrengimo mano laivą įrangos modeliavimo?

 
chinsin83 rašė:

Dabar man reikia surasti plug-in XESS XAS-3S1000 valdyba, kuri XESS tinklalapyje nenumato ..
duhz ...kitaip įrengimo mano laivą įrangos modeliavimo?
 
Manau, kad skaityti rankinis neteisingai ..dabar ne tikrai tikrai wat i WAN ..nelasīsim rankinis vėl ..= (Parašytas po 1 valandos 29 minutės:I've used System generatorius valdybos Aprašymas kūrėjams kurti mano XESS XSA plugin-3S1000 lenta ..kai naudojama sistema generatorius generuoti už Simulink blokuoti ..Yra klaida ..Manau, kad nurodytas neteisingas sistemos laikrodį ..any1 susidūrė su šia lenta n gali pasakyti, kuri yra už abroad laikrodis PIN?

 
Manau, kad jūs galite lengvai rasti informaciją apie iš rankinio laikrodžio.XTAL turėtų būti sujungti į vieną GCKx kaiščių.jos visada gera skaityti vadovas atidžiai.

 
hmm ..Ar paprastas aritmetinis funkcija

nuolatinis įvesties ----> HW bendro SIM blokas: įvesties * 10, produkcija / 2 ----> produkcija rodomas

hmm ..paleisti modeliavimas N jį paėmė kaip 10 sekundžių už mano modeliavimo ekrane parodyti man vertę ..Is it coz mano lenta Wszawy?-, - ..

BTW ..Kaip man rodyti vaizdą, jei mano lenta yra prijungti prie monitoriaus?..
reikia, kad galėčiau pridėti, kad VGA port mano plug pins-in?

 
modeliavimas gali būti lėtas, dėl dviejų priežasčių: viena yra tai, kad kompiuteris lėtas ir kitų yra tai, kad jūsų požiūris nėra teisingas.lentos yra Vargšas nėra problema, nes Dont imituoti ant lentos.

kaip VGA."Google" paiešką pagal raktažodžius VGA ir FPGA ir gausite naudingos informacijos daug.ir turėtumėte patikrinti vga core bent opencores.org

 
Kaip man suskaičiuoti, kiek laiko algoritmai paleisti FPGA?..

 
er ..huh?..

sistema generatorius DSP 7.1i gali palaikyti tik kai kurias funkcijas MATLAB funkcijas, = (.. ji cant net remti "Ciklas" ..

nėra any1 sužinoti, kaip įtraukti simulnk's blockset viduje konfigūruojama posistemio sistema generatorius importuoti, kaip konfigūruoti posistemio hw-co-modeliavimas?..

Xilinx blokas nustatomas tik sutinka Xilinx pirkimo ..taip ir turi naudoti gateway_in, bet sistema generatorius negali sudaryti gateway_in turi būti įtrauktos į hw-co-modeliavimas.

 
hihi ..im back su nauju klausimu ..

sistema generatorius vartai negali imtis rėmo pagrįstas?..tai kaip man imituoti Mano duomenys aparatūros? ..

jei i din naudoti Xilinx's blockset ..Ar galiu naudoti aparatinės įrangos bendro modeliavimas?..Coz, kai aš spauskite generuoti, Theres klaida nurodant netlist yra tuščias po apipjaustymo nenaudingas aparatūros.Wat tai reiškia?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top