VHDL kodo reikia ...

D

dimitarlazarevski

Guest
Gal kas nors man pateikti eilės lygiagrečiai atlikti kodas.Ji turi būti iš 6 bitų duomenimis.Duomenis i eilės turi pateikti jai savo ranką dvejetainiu kodu.Lenta Xilinx Spartan 3E; chipsetu?XC3S100E; TQ144

BASYS (bazinės sistemos Board) Digilent
Thank u

 
Pagrindinio serijos iki lygiagretės konvertavimo tik keletą eilučių kodo.Čia gali būti ir kitų reikalavimų, jūs dar pasakyti.
Kodas

signalas sr: std_logic_vector (5 downto 0);

pradėti

procesas (CLK);

pradėti

jei rising_edge (CLK), tada

pradėti

sr <= SR (4 downto 0) & SI;

pabaigoje

pabaigoje

pabaigoje
 
Labas,

Tiesiog kai Patobulinimai:

Kodassignalas sr: std_logic_vector (5 downto 0);

...pradėti

...procesas (CLK, RST);

pradėtijei GR = '0 ', tada

sr <= (Kita <= '0 ');elsif rising_edge (CLK), tada

sr <= SR (4 downto 0) & SI;endif;pabaigoje
 
Manau, kad galite naudoti Integruotą serdes blokai (soft blokai) už tai. Galite imtis primityvaus apibrėžimo iš Xilinx duomenų lapą.

 

Welcome to EDABoard.com

Sponsor

Back
Top