VHDL-Floating numeriams STD_LOGIC_VETOR

[jose2]

Visi;Kaip galiu valdyti kintančios skaičius naudojant STD_LOGIC_VECTOR?
Pavyzdžiui, (0.75 - 1.00) = -0,25.
Kaip ši operacija gali būti atstovaujama pagal STD_LOGIC_VECTOR?Thanks in advance;

JEM

 

[Tan]

Galite paskelbti ją kintamas arba constant.however, nekilnojamojo ne synthesizable.You galima tiesiog imituoti rezultatas ir pamatyti.

 

[FVM]

Prisimenu, kad jums prasidėjo panašūs thread kelias savaites ir manau, jau minėjau galima nuplaukti atstovybės Apskritai, problema nėra susijusi su std_logic_vector.That's just bitų masyvas, kuris gali atstovauti viskas, bet nepateikia jokios informacijos apie pagrindines numerį formatą informaciją.Jūs turite nuspręsti dėl tinkamų numerį formatą Jūsų prašymą, pvz vienas IEEE tikslumą ir naudoti plūdę biblioteką iš jūsų FPGA pardavėjas ar kita Šalis, arba IEEE plūdės pakuotės nurodytas jūsų Previous thread, ar projekto kažką savo.

Citata:

Tačiau realus nėra synthesizable