veriloga modelis Opamp

[nxing]

Sveiki visi,

Aš stengiuosi rašyti Opamp modelis su verilog-A, tai yra ahdlLib modelis, tačiau aš noriu ką nors Diff su diff, ir dabar aš stucked, kaip būtų galima apibrėžti produkcijos etape bendroji režimo įtampa.Any suggestions?

Pagarbiai,

 

["Google"]

[No message]