Verilog Testbench Dizainas

[DrBELL]

Puikus straipsnis apie sistemingas būdas rašyti testbenches
iki Synopsys galima rasti

http://www.synopsys.com/sps/pdf/paper2.pdf

Ačiū
DrBELL