J
jimjim2k
Guest
Labas
VeriasHDL - Language-indépendant Mixed-Signal Simuliatorius
Modeliuojanti dabartinių sistemų, ar įgyvendinama silicio ar lentų, reikalauja sudėtingų mixed-signal simuliatorius, kuris valdo skirtingi dizaino aprašymo įvairiais lygiais ir dizainas hierarchija.VeriasHDLŽ buvo sukurtas inžinierių grupė su daugiau nei 50 metų kartu patirtį mišraus signalo DTL pagrindo modeliavimo technologijas.Rezultatas VeriasHDL, nauja treniruoklį pastatyti nuo žemės iki Simuliuoti bet derinys mišraus signalo ir DTL SPICE aprašymo
1.h ** p: / / www.synopsys.com /
products / avmrg / verias_hdl_ds.html
* -> T
TNX
VeriasHDL - Language-indépendant Mixed-Signal Simuliatorius
Modeliuojanti dabartinių sistemų, ar įgyvendinama silicio ar lentų, reikalauja sudėtingų mixed-signal simuliatorius, kuris valdo skirtingi dizaino aprašymo įvairiais lygiais ir dizainas hierarchija.VeriasHDLŽ buvo sukurtas inžinierių grupė su daugiau nei 50 metų kartu patirtį mišraus signalo DTL pagrindo modeliavimo technologijas.Rezultatas VeriasHDL, nauja treniruoklį pastatyti nuo žemės iki Simuliuoti bet derinys mišraus signalo ir DTL SPICE aprašymo
1.h ** p: / / www.synopsys.com /
products / avmrg / verias_hdl_ds.html
* -> T
TNX