VDD Padalos standartinių elementų į BPD 0.35u

[eda_wiz]

Hi folks,
esu kuriant skaitmeninių mikroschemų į BPD ,35 ir bibliotekos.Inorder sumažinti energijos Norėčiau naudojamas sugraduotos VDD 1,2 V vietoj 3.3V (nominali) nurodyta pardavėjui.
Kad buvo imituojama teisingai Nanosim su sugraduotos VDD.Tačiau aš abejojate ar KDR (Esp pereinamosios) bus satisified.Ieškinio suteikti gimęs komentarus.

turėti kiekvienas naudojamas mažesnis VDD (kaip nurodyta) skaitmeninio dizaino, prašome padėti ..TNX
eda_wiz

 

[jbeniston]

Norėčiau įsivaizduoti, kad jūs būsite veikti ne iš charaterised įvairių bibliotekų, kad jūs - taigi,
negalima pasikliauti 100% rezultatais gausite iš skaitmeninės įrankiai.Galite dažnai užduoti pasakiškas apibūdinti standartinį ląstelių naują kampe jums (jūsų nurodytą VDD), nors tai kainuos.Jei negalite sau leisti, kad, tikriausiai tik nori imituoti tiek, kiek galite nanosim.(Galite rasti naudingos palyginti nanosim laiko su tuo, kas yra skaičiuojamas skaitmeninės įrankiai - tada overconstrain konstrukcijos apribojimus įtraukti tam tikrą pelno maržą)

 

[rtl2gates_user]

Na iš esmės tai, ką jūs turite patikrinti, kad prietaisai siūlomi proceso projektavimo rinkinio funkcijos mažesne įtampa (1.2V).Šiuo metu tai neturi nieko bendro su jūsų KDR (darant prielaidą, PDV), nes jūs naudojate tą patį išdėstymą.Tačiau modeliuojanti standartinę ląstelių nėra garantijų, kad jis veiks ant silicio.Ji turi būti apibrėžta proceso specifikaciją, kad Jūsų prietaisai tinkamai veikti tose sumažinta įtampa ir prefereably nors turi padėti testchip kartu tai patikrinti.

Kaip šalutinis dėmesį, aš norėčiau skatinti svetainėje www.rtl2gates.com čia.

Ačiū
www.rtl2gates.com