VCO architektūra

A

Analog_IC

Guest
Kokio tipo VCO (LC arba žiedas) yra dažniausiai naudojamas PLL dizainas.Ar priklauso IC taikymas.

 
Mano požiūris būtų žiedas - mažesnės Freq ir aukštojo jitter.
LC - aukštojo F (GHz) ir subpico jitter.

Su žiedu Galiu gauti žemiau cca 5ps Jitter bet ką mažiau nei 2ps aš woul ddefinetely eiti LC bakas.
Taip žiedas nebus taip greitai.

Taigi taip ji priklauso nuo taikymo ar geriau spec IC

 
Ačiū,
Kaip mes priemonė Jitter PLL (lock sąlyga) (turiu galvoje prieš fabrication).Galėčiau priemonė Jitter laisvo pastovi VCO naudoti Cadence-vaiduoklis įrankis.

 
Honestly I don't do it.Aš neturiu pakankamai geras (triukšmo) modelius Mano prietaisus būtų galima ją palyginti su realus dalykas.
Bet jūs galite tikrai padaryti akis diagrama.Manau jums būtų gauti bent nuoroda, į kurią galima lyginti, jei jūs tam tikrų pokyčių.
Aš niekada negali imituoti Jitter pakankamai gera ja remtis.But that's me.

 
tai priklauso nuo programos ir sistemos architektūros ji

sistemose, kurioms reikia mažai etapas triukšmo pageidaujama naudotis LC VCO
jei fazė triukšmo ribojimo ne taip griežtai, galite naudoti žiedo specialiai užima mažai ploto
dėl sillicon, ir ji yra labai paprasta padaryti diferencialas ir gauti I, Q
į LC jei reikia u I, Q ir turės bent 4 spirale, kuri reiškia daugiau ploto

ačiū
khouly

 
1.Žiedas generatoriai paprastai naudojamas žemų dažnių virpesius.
2.Phase Noise uždarojo ciklo sąlygos gali būti lengvai apskaičiuojamas.Tačiau jis gali būti suderinti su tam tikromis prielaidomis.Viena iš tipiškų skaičiavimo etapu triukšmo galima rasti knygoje perspektyvos CMOS technologija didelės spartos optinio ryšio mikroschemų iki Razavi

 
Manau, kad žiedas VCO yra didesnė K, nei LC VCO, kad žiedas VCO yra didesnė nei stabilitier LC VCO, bet jis lowerfrequency nei lc VCO.

 
Žiedas generatoriai gali dirbti net 5GHz į 0.13u procesas.
Problema yra generuojami triukšmo VCO, todėl, jei vienas gali sau leisti BW pakankamai didelis, ir nėra susirūpinęs Jitter perdavimo, aš neabejotinai pasirinkti žiedo osciliatorius.

 
Dėl VCO greitis - Aš žiedas OSC veikia 3.5GHz dėl 0.18umCMOS kuris buvo <5ps jitter.
LC galite daryti taip greitai ir taip sumažinti Jitter (<1ps)

Žiedas - mažesnė ir lengviau padaryti, jei galima gyventi su spektaklio.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top