Vamzdyninis ADC naudojant Verilog A modelius Cadence

S

steadymind

Guest
Labas,

Aš stengiuosi imituoti 10 bitų 80Ms / s dujotiekio ADC naudojant Verilog A modelius jungiklis ir vairo, o kai i išskleisti išvesties kodų ir sklypo FFT rasti tik apie 30 dB.Parduotos produkcijos kodai yra baudos ir patikrinti juos naudojant kelią bandymų ir neturi trūkstamų kodai.

Aš bandė tai skirtinga įėjimo dažnius ir skirtingų mėginių ėmimo dažnumą.
Kiekvieną kartą, ir gauti vertės yra tarp 28 ir 30dB.

Ar kas nors paaiškinti, kodėl tai vyksta.

Ačiū

 
Manau tu gali turėti "Jitter" problema: reikia nustatyti tikslumo atrankos metu jūsų mėginių laikrodis pareiškimą.

 
Nope.Aš bandė jį idealus laikrodis šaltinių ir naudojant laikrodis generatorius atrodo, kad jokio poveikio rezultatas.

Sutinku, kad teoriškai Jitter galėtų paveikti jūsų SNR, bet ne tada, kai aš naudoju idealiai laikrodis šaltinių.

 
Aš kalbu apie laiko šaltinis, o mėginių ėmimo ataskaita jūsų verilog-kodo.Manau jūs naudojate kažką panašaus:

analog_begin
@ (Kryžius (V (CLK) VTCLK, 1.0), time_tolerance, expr_tolerance)
Vout = V (IN);
V (OUT) < Vout;
pabaiga

time_tolerance yra konstanta raiškos teigiama vertė, kuri yra didžiausias laiko tarpas, kad jūs apsvarstysite nereikšminga.

expr_tolerance yra konstanta raiškos teigiama vertė, kuri yra didžiausias skirtumas yra tas, kad jūs manote nereikšminga.Jei nurodysite expr_tolerance, ji ir time_tolerance turi būti įvykdytos.Jei nenurodysite expr_tolerance, Imitacija naudojasi savo reltol parametras.Parašytas po 58 sekundžių:Aš kalbu apie laiko šaltinis, o mėginių ėmimo ataskaita jūsų verilog-kodo, skirto mėginio ir palaikykite.Manau jūs naudojate kažką panašaus:

analog_begin
@ (Kryžius (V (CLK) VTCLK, 1.0), time_tolerance, expr_tolerance)
Vout = V (IN);
V (OUT) < Vout;
pabaiga

time_tolerance yra konstanta raiškos teigiama vertė, kuri yra didžiausias laiko tarpas, kad jūs apsvarstysite nereikšminga.

expr_tolerance yra konstanta raiškos teigiama vertė, kuri yra didžiausias skirtumas yra tas, kad jūs manote nereikšminga.Jei nurodysite expr_tolerance, ji ir time_tolerance turi būti įvykdytos.Jei nenurodysite expr_tolerance, Imitacija naudojasi savo reltol parametras.

 

Welcome to EDABoard.com

Sponsor

Back
Top