Vėlinimo: overdrive'ą klausimas

L

ljy4468

Guest
Hi all, Aš mačiau duomenų lapo kai kurių PWM Controller. ir ET. būdinga tai, kaip nurodyta toliau. Aš žinau kas vėlinimo išėjimai "-. Tačiau bandymo sąlygomis yra overdrive'ą = 200mV. Ką daryti, kad overdrive'ą = 200mV reiškia??? Ačiū.
 
Gali būti VGS - V studijų, nes naudojant VDD vairuoti ne optimaliai, nors mes visi tai padaryti. ELE
 
Galiu pasakyti lyginamąjį kontekstą. Manau, PWM, tai turėtų būti ta pati ... Komparatorius yra du įėjimai .. ty atskaitos įtampos ir duomenų įvesties overdrive'ą yra įtampos skirtumas tarp atskaitos įtampos geležinkelių įtampos įėjimo impulso. Pavyzdžiui, jei REF įtampa yra Vref ir įėjimo impulso nuo 0V-VDD, overdirve įtampos būtų; Vref-0 ir VDD-Vref. Ši overdrive'ą nusprendžia kilti ir kristi išėjimo laiką ir propogation vėlavimą. Jei piešiama tarp overdive propogation vėlavimo kreivė, yra optimalus taškas, kur ypatingą vertę overdrive'ą vėlavimas bus minimalus. Aš tikiuosi, kad tai, ką duomenų lape, taip pat nuoroda ...
 
Ačiū už jūsų atsakymą, freescale_bharat! Aš nežinojau, prasmę "overdrive'ą įtampos komparatorių. Taigi PWM (viena įvestis Sawtooth, kitas klaidos amp produkcijos (DC)), overdrive'ą įtampa yra skirtumas tarp šių dviejų signalų. Ar ne? Nori pasakyti, EA produkcijos vertė taip pat nustato perdavimo vėlinimo, kilimo ir kritimo metu? Ačiū, linkėjimai.
 
Taip ... ljy4468, EA produkcija yra DC Vref ir Sawtooth yra impulso. Jūs pamatysite kažką, pavyzdžiui, kreivės, Bandau pridėti .... ir optimaliai overdrive'ą propogation vėlavimas bus minimalus.
 
Ar gali man pasakyti, ką vėlinimo? ir kaip nustatyti vėlinimo? modeliavimo?
 
Propogation vėlavimo laikas, prisidėti prie išėjimo. Gali būti aišku, kaip flip flop ar sklende, kas yra TDQ (duomenų išėjimo delsimo) ar TCQ (CLK išėjimo delsimo), galite talpinti su išėjimo signalų įvesties kartu ir 50% Datain Puse iki 50% Dataout impulso bus propogation atidėti.
 

Welcome to EDABoard.com

Sponsor

Back
Top