D
doremifaso
Guest
Sveiki! Aš dabar darai dėl vėlavimo kaltės bandymas 74series lustai projektą. Areštas yra mano Kvarta II projekto su projekto vėlavimo kaltės bandymas 7400 (du įėjimai Nand vartai), kaip pvz. Kadangi lustai vilkinimas nanosekundžių, aš naudoju PLL į Kvarta paspartinti nuo 50MHz dažnio 500 MHz ir aš prijungtas prie 74161 (BCD skaitiklis). Aš naudoju Altera dE2 lenta mano vėlavimo kaltės bandymas HD74LS00P mikroschema. Iš duomenų lapą, jis sako, kad šis lustas turi bent 9-15 ns perjungimo charakteristika. Bet kai galiu naudoti Kvarta dizainas aparatūros, mano 74161 skaitiklis neveikia ne visiems. Ar galiu sužinoti, kodėl ir kaip ją išspręsti? Ar aukšto dažnio sąnaudos gali bandymas kaip 74 serijos lustai įrangą? Ačiū!