True Dual Port RAM Xilinx Spartan-3 FPGA

[mendozaulises]

Hi all,
Aš stengiuosi įgyvendinti tikrą dvigubą uostą (du vienu metu skaitymo ir įrašymo operacijos) blokas RAM Spartan-3 FPGA.Pagal xapp463 tai gali būti padaryta.Tačiau aš neturiu Xilinx Core generatorius, tik ISE 6.1 (projektas Navigator).Kai bandau sintezuoti Mano VHDL aprašas Aš Kitas perspėjimas:

Jums gali bandyti aprašyti RAM būdu, kuris nesuderinamas su bendrosios ir paskirstytos atminties turimus išteklius Xilinx įtaisai, arba su tam tikra šabloną, kuris yra nepalaikomas.Prašome peržiūrėti Xilinx išteklių dokumentacija ir XST vartotojo vadove kodavimo gaires.Pasinaudojant RAM ištekliai bus geriau prietaiso naudojimą ir sumažinti sintezės metu

Bandant skirtingo požiūrio aš kitą perspėjimą, kad pasakė, kad man teko bandyti instancija RAM, radau šabloną Project Navigator ", tačiau aš negaliu surinkti ji Active-HDL.

Ar kas nors iš jūsų turi šio RAM natūra (Instantiate) pavyzdys ir kaip aš galiu jį susintetinti?

Thanks in advance,
Ulises

 

[it_boy]

Jei esate instancija DUAL PORT blokas avinas, kaip pateiktas pronject NAVIGATOR, reikės sudaryti Xilinx bibliotekos modeliavimas.
Galite rasti libraty į
už verilog ...
$ Xilinx \ verilog \ src \ unisims

VHDL ...
$ Xilinx \ VHDL \ src \ unisims

 

[mendozaulises]

Ačiū, aš jau pavyko nustatyti dvejopo uosto RAM.

 

[hussain.elsaid]

Sveiki, Ar galite man papasakoti, kaip galima valdyti dviem uosto avinas, kaip man gauti tą patį perspėjimą, kaip pirmasis jūs turite.

Thanks in advance,
Hussain

 

[omara007]

mendozaulises rašė:

Ačiū, aš jau pavyko nustatyti dvejopo uosto RAM.