Tristate į FPGA / ASIC

[vlsi_freak]

Labas.

Ar yra kokia nors problema, naudojant tristate "Z" ir FPGA's / ASIC's.

Dauguma žmonių sako, kad tai nėra gera praktika naudoti tristate į FPGA's.

Prašome pasidalinti savo idėjomis.

Ačiū

 

[firewire2035]

# 1 tristate autobusai negali būti struktūriškai tiriami ASIC, ty DFT.

# 2 aukštos srovės nuotėkis gali nutraukti elektros energijos sistemos specifikacija.

# 3 atsitiktinis autobusų tvirtinimą gali sumažinti ASIC patikimumo ir derlius, ir tt