teiginių

A

arpan_sen

Guest
Labas,
Manau teiginį mechanizmą tarp VHDL ir systemverilog skiriasi
žymiai.Norėčiau sužinoti, ar PSL ar šiuo atveju bet kuri kita padaryti
yra tokio paties pobūdžio funkcijas asorti.
Ačiū.# Naudokite tinkamą forumą komandiravimo.
(Tema perkelta iš Ebook upload / download) # Marie65
 

Welcome to EDABoard.com

Sponsor

Back
Top