tada, kai Z įvesties DfF, kokia galia DfF?

S

stormwolf

Guest
Sveiki, Kai aš vartų imitacija, ir radau klausimą.PIN įvedimo aukštos Z DfF ir DfF produkcija X kitą grandinę.Bet manau, kad DfF modelis yra neteisingas, ir manau, kad kai DfF įvesties aukštos Z produkcija turėtų būti lygus 0.
Kaip manote?

 
Produkcijos bus "X".Tai teisė rezultatas.DfF modelis yra OK.

 
Aš ką tik patikrino mano treniruoklius, ir produkcija "X".

 
simly egzaminą:
aukštos Z yra tarp "1" ir "0",
vartai tik "1" arba "0", kaip svarbių sąnaudų,
todėl nežinau, ką daryti, kad produkcija yra "nežinomas", X ataskaita.

 
Nekilnojamojo grandinės, galia gali būti 0 arba 1, kad modelis yra visiškai teisinga.

tiesų, jei mes įvesties Z INVERTER, produkcija taip pat turi būti X

nuoširdžiausi linkėjimai

stormwolf rašė:

Sveiki, Kai aš vartų imitacija, ir radau klausimą.
PIN įvedimo aukštos Z DfF ir DfF produkcija X kitą grandinę.
Bet manau, kad DfF modelis yra neteisingas, ir manau, kad kai DfF įvesties aukštos Z produkcija turėtų būti lygus 0.

Kaip manote?
 
Tai reiškia, kad ji nežinoma
I'm a bit confused dabar tarp nežinoma ir nerūpi
jie yra tos pačios
ar ne rūpinasi yra tik karnough žemėlapiai ir Būlio algebra apskritai
o nežinomas rodo tik modeliavimo rezultatai

 
Labas,

Prašome nesiųsti "Z" FF, kai laikrodis veikia!

Linkėjimai,
Eng Han

 
Jei modelis FF yra teisingas.Manau, kad jums reikia gero iniciacijos savo modeliavimas nustatymus taip, kad po por, visi vidaus signalai žinoti narėse.

tnguyens

 
modelis yra teisus.
kai įvedėte "Z" DfF apskritai modelis turėtų išeiti "X".
Jūsų dizainas turėtų padėti išvengti šiuo atveju reiškia, kad reikia suteikti visas dffs indėlis į dizainą tam tikrą vertę.
visų pirma, rūpintis apie atminties išėjimo į savo logika, jei ji nėra autobuso savininkas,

 
Imitatorius žiūri UDP (jei verilog) arba VITAL modelis (jei VHDL) "D FIFO į modelių bibliotekos (pavyzd ¾ iui. Sim failą bibliotekos pardavėjo bibliotekoje).Jis tiesiog eina pagal modelį, ką sako.UDP arba VITAL modeliai yra galutinis teisėjas.Hope it išvalo apie Z ir tt .. abejonių

 
DfF yra sudarytas iš sub-prietaisą, pavyzdžiui, NAND, inveter tt Jei šių įtaiso įėjimo yra didelis-Z, išėjimo
bus "x" būklės.

 
modelis ok, nekilnojamojo grandinės galia yra 0 arba 1, jei Metastabilność

 
Labas,

Modelis elgesys yra teisingas.

Leiskite suprasti problemą.

Galimybė I / P Flop reikia "z" tai jei jis plūduriuoja?
arba ji neturi jokių dabartinės modeliavimo ciklas ar pagalvėlės o vairuotojas / P "Z" būseną.

Taigi abiem atvejais tavo logika neturi poveikio remiantis šnipštas, kokia yra modeliuojamas kaip "x".Thanks & Regards
yln

 
nekilnojamojo grandinę, yra ne Z, tik 0 ir 1, modeliavimo įrankis, rezultatas gal dedend apie priemones!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top