SYSTEMC

A

alieeldin

Guest
Turiu FPGA spartan3 STARTER KIT
Noriu naudoti systemc bet i dont know how I bigin
Prašome noriu tai bet kuri knyga ar toturial ir programos, kurios naudoja, ...........
Thanks for any help<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
Kas jums reikia, yra knygos!
SystemC gruntas J. Bhaskar.
I dont know, ar galima susintetinti UR dizainas koduojama naudojant SystemC.
Tik Synopsys DC remia SystemC sintezė!

 
nand_gates rašė:Tik Synopsys DC remia SystemC sintezė!
 
jimjim2k rašė:nand_gates rašė:Tik Synopsys DC remia SystemC sintezė!
 
Agility Kompiliatorius

SystemC Behavioral Dizainas ir sintezė

Agility Kompiliatorius numato elgesio dizainas ir sintezė SystemC.Tai yra vienas sprendimas ASIC ir FPGA dizainas / soc prototipų.Ankstyvosios TLM modelių gali būti greitai suprato darbo silicio duoda tikslią projekto metrikos ir RTL fizinio dizainas.Renginiai
Pure SystemC jokių nuosavybės apribojimus arba komentarų
Automatiškai generuoja IEEE RTL VHDL ir Verilog
Automatiškai generuoja FPGA netlists įskaitant Stratix II ir virtex 4
Sintezė palaikyti kelias laikrodis sritys
Sintezė paramą kelių blokų ir neturi dydžio apribojimų,Dokumentacija
Agility Kompiliatorius Datasheet
Technologijos apžvalgaGeresnio dizaino, greičiau

Nurodykite, dizaino ir modelių SystemC
Sintetina aukšto lygio modelių tiesiogiai FPGA patikrinti ar RTL už ASIC srautus naudojant pramonėje ai labiausiai subrendęs C sintezės technologija
Sistemos modelių silicio ankstesnis

Prijunkite elektroninės sistemos lygio Fizinis projektavimas srautus naudojant agility Kompiliatorius
Įgyvendinti sandorių lygmeniu modeliai (TLM) aprašyti SystemC darbo silicio daug anksčiau dizainas srautas.Ši galimybė yra ne tik maža, vieną bloką ar vieną parą domene dizaino.
Valdyti sudėtingas sritis ir sumažinti riziką

Naudokite SystemC sukurti sistemas, naudojant kelių sluoksnių dizainas ir sandorių lygis modeliavimo metodai
Sumažinti klaida bendrą kalbą specifikacija iki įgyvendinimo
Išlaikyti testbench ir dalintis kodu, bibliotekų ir sistemos modeliai su visais projekto komanda specifikacija nariai iki įgyvendinimo.
Įtraukti projektavimo komanda

Greitojo architektūros tyrinėjimo SystemC su tiesiogiai įgyvendinti aukšto lygio modeliai ir sudėtingų algoritmų
Sistemos patikra tankiai perkonfigūruojamomis architektūros
Bendrą kalbą ir sklandų įgyvendinimo
Lengva naudoti dizainą aplinka.

 
Bijau, kad tai yra tik elgesio sintezė!o ne logika / fizinės sintezė!

 
Ar kas nors iš Moderatoriai kontroliuoti, kaip daugelis žmonių "mhamini" padėjo
nes atrodo, kad tai yra šiukšlės visame forumuose ....

Informacija čia bus dalijamasi su kitais žmonėmis, kitaip ne po tokių pranešimų, bet tik tai, ką galite publikuoti čia.

Nustokite atsakymas: "Duok man savo elektroninį paštą ir tt ir tt .."

linkėjimai

Maxer

 
Prašome noriu jokių nustatytų nuorodą apkrova bet tai programes

 
Can anybody tell me nuorodą į e-knyga systemC gruntas ...arba bent jau man, kaip programa systemC

 
Ar jūs ketinate naudoti SystemC visų RTL dizaino arba programuoti branduolio procesoriaus, bet dar su Xilinx kaip Picoblaze arba šių dalykų?

 
I padaryti labai paprasta programa, padarytais systemc ir statyti
bet aš negaliu pakeisti cpp failą VHDL failas
Prašome kas nors turi aprogram naudoti konvertuoti siųsti man arba bet koks naudojimas vienoje systemcrafter pasakykite man, kaip galiu naudoti

Thanks for any help

 
alieeldin rašė:

I padaryti labai paprasta programa, padarytais systemc ir statyti

bet aš negaliu pakeisti cpp failą VHDL failas

Prašome kas nors turi aprogram naudoti konvertuoti siųsti man arba bet koks naudojimas vienoje systemcrafter pasakykite man, kaip galiu naudotiThanks for any help
 
Prašau man duoti nuorodą į SC2V (pastaba opencores svetainė uždaryta)
ir duok man į veiksmus, kaip aš galiu naudoti
ačiū

 
alieeldin rašė:

Prašau man duoti nuorodą į SC2V (pastaba opencores svetainė uždaryta)

ir duok man į veiksmus, kaip aš galiu naudoti

ačiū
 
omara007 rašė:alieeldin rašė:

Prašau man duoti nuorodą į SC2V (pastaba opencores svetainė uždaryta)

ir duok man į veiksmus, kaip aš galiu naudoti

ačiū
 
jimjim2k rašė:LabasKą manote apie vertę sc2v palyginti v2sc?Manau v2sc yra labiau patrauklus objektas.TNX
 
Jūs galite naudoti arba Cynthesizer fronm zforte sistemų projektavimo arba DK Suite nuo Coware ..

 
omara007 parašėCitata:

jimjim2k rašė:

Manau, niekas nenori eiti iš Verilog su SystemC ..
o visi ieško sintezė vartų SystemC ..
 
SystemC yra gera kalba nauji projektai, su į apačią "metodą viršuje.Tačiau, jei Jums reikia maišyti kai esamas IP blokuoja, Jūs bandytų SystemVerilog.Šis pastarasis geriau tinka iki metodologija apačioje.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top