Synthesizable sutrumpinti VHDL naudojant DC

O

omara007

Guest
Hi guys
Kur galėčiau rasti, jei dokumentas apie sintezė apribojimai VHDL naudojant DC?

 
Atkreipkite dėmesį į šią nuorodą:
http://tams-www.informatik.uni-hamburg.de/vhdl/
Standartinis sintetina iš VHDL kalba Registruotis perdavimo lygis standarto projektą, 10/01/96 (102K suspausto Postscript) nuo Synopsys

 
omara007 rašė:

Hi guys

Kur galėčiau rasti apie sintezė apribojimai VHDL jei dokumentas naudojant DC?
 
Kalbant apie "VHDL Kompiliavimo Reference Manual",
jį galima rasti už parduotą CD,
kuri turėtų būti pridėta prie jūsų produkto kompaktinio disko.

Sysnopsys Visus CD dokumentų parduodamas.

Jūs galite patikrinti,

 
Taip pat galite kreiptis į šią knygą ....
VHDL Primer J. Bhaskar

 

Welcome to EDABoard.com

Sponsor

Back
Top