SVA tvirtinimus klausimas

[sree205]

Hi all,
Aš mėginu surasti tvirtinimas naudojant systemverilog su nedideliu skirtumu.Tipiškas turtas,

nuosavybės p_tcnst;
@ (posedge CLK)
$ sumažėjo (variable_name) | ->
# # tcnst $ uždaroma (variable_name);
pabaigos nuosavybės

Iš šio turto, turėtų būti įmanoma pakeisti tcnst parametras su RTL kintamasis?

 

[ankurgupta74]

ne.jis yra pastovus.

 

[boardlanguage]

Kodas:

nuosavybės p_tcnst;

@ (posedge CLK)

$ sumažėjo (variable_name) | ->

# # tcnst [/ b] $ uždaroma (variable_name);

pabaigos nuosavybės

 

[sree205]

Problema yra, net jei tcnst yra parametras, ir negali pakeisti jo vykdymo metu.Aš negalėjo pakeisti tcnst vertės grindžiamos keletu RTL signalo vertę.

 

[natg9]

Sveiki draugai

Aš ieškau medžiagos tyrimo sistemos Verilog teiginių
prašome pasidalinti, jei turite kokių nors dokumentų

Thanks in advance

linkėjimai
natg