summation į verilog DTL --- skubiai

[Parametras]

labas,
Turiu surasti duomenų seka Sumavimo ...
Pavyzdžiui, aš
visada @ (posedge CLK)
pradėti
if (cntrl == 1'b0)
pradėti
reg1 = 16'b0000000000000000;
reg2 = 16'b0000000000000000;
product = 16'b0000000000000000;
pabaiga

kitas
produkto <= reg1 * reg2;
pabaiga
tegul product = 11
22
33
.
.
.

Dabar aš, kaip rasti produkto Sumavimo!
kaip suma <= 11 22 33 ...

Laukiama ur help
linkėjimai

 

[Gliss]

Saugoti registruose produktas (atminties) po to įdėti į įvairiose takto ciklą.

 

[sree205]

Sveiki, Žr ASIC projektavimo metodikos atsakyti.jo naudojimo įtaisų dėl konkrečios įgyvendinimo klausimą.grindžiamas ne.bitų įvedimo, kad indėlis užtikrina, rasti maksimalus bitų produkcijos, kad rezultatas bus, jei pridėta ir bandykite RTL įgyvendinti kad.