sudedant į verilog HDL

[Parametras]

kaip suma duomenų seką naudodami verilog kodas?
pavyzdžiui, jei reg1 = 2,3,4,42,13,19 ...@ CLK
Man reikia rasti reg1 Sumavimo;

 

[sree205]

išbandyti įtaisų.u jau visa krūva jų.pusė, visiškai, atlikti-žiūrėti į priekį.tik pamatyti, kas tiks ur reikia ir rašyti RTL įgyvendinti kad.neturėtų būti sudėtinga.

 

[zeeshanzia84]

reg [15:0], sumos;

visada @ (Reset)
pradėti
suma <= 16'h0;
pabaiga

visada @ (CLK)
pradėti

suma <= suma reg1;

pabaiga

if you're doing it modeliavimo tik (ir ne sintezė) ...Tada jums nereikės iš naujo nustatyti signalotodėl jūs galite palikti pirmosios VISADA blokas virš kodą ir naudojimas

PIRMINĖ suma <= 16'h0;

 

[semiconductorman]

Ar norite į patį laikrodį atsakyti ar nuolat įtraukti į kiekvieno laikrodis kraštas?