su Op Amp dizainas

P

princerock

Guest
Darau Op Amp dizainas kaip mano pirmasis analoginis projektas ir susidūrė su daugeliu problemų

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />1.Aš diff porą plius cascode kaip mano pirmasis etapas.Ji apie 50dB pagal modeliavimo pelnas.Tačiau pralaidumo yra labai maža.Pelnas sumažėja iki 0dB, kai dažnis 1MHz.Tada, kaip padidinti dažnių juostos plotį?

2.Kai aš taip pat antrojo etapo šios grandinės, pelnas lašai smarkiai net jei ji yra paprasta CS antrajame etape.Aš tiesiog prisijungti su diff poros išėjimo į antrąjį etapą tranzistorius vartai tiesiogiai.Ar tai tiesa?

3.Kaip matyti iš schematiškai, aš naudoju idealus srovės šaltinis.Kaip galiu jį pakeisti kai tranzistoriai?

4.Prašome atkreipti dėmesį kitos problemos egzistuoja mano schematiškai.

Prašau duoti man pasiūlymus.Arba kurioje knygoje galima rasti šių problemų sprendimus?Labai tau ačiū!
Atsiprašome, bet jums reikia prisijungęs, kad galėtumėte peržiūrėti šį priedą

 
1) Jūsų skirtumo signalas iš comman režimas diapazone, kaip jūs susijęs ir kitas teminal į žemę.
Liekamosios srovės šaltinio, kad nebėra Liekamosios srovės šaltinis (Get prie linijinio regionas)
2) Jei aš neteisingai, galite pasiekti gerų srautą pakopinis žemo jautrumo stiprintuvas
galite tai pasiekti didinant Liekamosios srovės šaltinio, todėl Ro mažėja ir Gian krinta

Jei Jūs norite plėtoti esamą nuorodą, pagal paraišką, jeigu jūs naudojate šį stiprintuvą galite pasirinkti sudėtingumo.
Geriausias tačiau sudėtingas nuorodą Pločio tarpas einamąjį ataskaitinį
dar vienas metodas ptat nuoroda

Taip pat galite sukurti šį rezistorius (paprastas)

 
Dėkojame už Jūsų greitą atsakymą, nandu_r!Tačiau tai, ką Jūs turite galvoje, sakydamas "kaip jūs susijęs tiek kitiems teminal į žemę"?Galėtumėte daugiau paaiškinti?

Aš nenoriu, kad sumažinti pelną gauti pralaidumo, nes projekto specifictions yra Vid = 100dB ir GBW = 80MHz.

 
vartai M1 turi įtampa viršija V studijų (M1) VSAT (M2).Galima prijungti prie M5 nutekėjimo (output terminal), kad pasekėjas.Tiesą sakant, tai geriausias būdas išbandyti AMP - uždarojo ciklo operacija.Padovanok DC įtampa į M0 vartai (tarkim 1.25V) ir įdėti kintamosios srovės šaltinio tarp M1 vartų ir M5 nutekėjimo (output).

Dabar dc bias turėtų rodyti 1.25V dėl išėjimo ir AC pelnas gali būti brėžiamas per kintamosios įtampos šaltinis.

AC naudos, kad rankos turi būti V (AC: 1) / V (AC: 2).

PS - Ar jūs tikri, kad 1v yra teisė cascode šališkumo įtampos?

 
Thank you very much, electronrancher!Pasistengsiu savo metodą.Tiesą sakant, tai mano kitą quesiton: kaip nustatyti cascode šališkumas?naudojant DC sweep?

 
Dauguma laiko tai geriau tegul grandinėms nustatyti savo šališkumo taškas - už tai cascode galite nusiteikimą jį naudojant stos du diodas prijungtas nmos prijungti prie M5 kanalizacijos uodega šaltinį.šie vaikinai gali būti žymiai mažesnis už jūsų diff pora, jų Vgs nustato, kaip didelės (daugiau nei uodegos) cascode vyksta.

dabar kaip ant Op Amp įėjimo įtampa eina aukštyn ir žemyn, cascode pakyla aukštyn ir žemyn, išsaugoti kanalizacijos įvedimo pora vienas Vgs aukščiau visada šaltinių.

nes tai du diodas kamino reikia nedaug Bias Current, turite padidinti Liekamosios srovės šaltinis priimti šį dabartinis taip pat.Pavyzdžiui, jei jūsų uodega šaltinis dabar 100uA galite paleisti 20uA į cascode šališkumo taip padidinti uodega šaltinį 120uA.

 
Gerbiami princerock,

Gal turite studijų dizainas srautas stiprintuvas, Jūs galite kreiptis į šias dvi nuorodos:
1.Philip E. Allen, CMOS Analog Circuit Design.Skyrius 6 ir 7.
2.UC.Berkey specializacijos: EE240 (žinoma apie stiprintuvo konstrukcijos)
Galite atsisiųsti šių cource paskaitą.
Enjoy it!

BG

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top