stačiakampės bangos signalo daugiklis

[egasimus]

Labas visiems. Man reikia patikimos grandinės daugintis stačiakampės bangos signalo dažnį - ne mažiau kaip 8 kartus, tačiau daugiau būtų geriau. Bangos yra mažo garso diapazono (30-700Hz). Aš nusprendė, PLL, ir jis galėtų dirbti baudą už aukštesnius dažnius, bet ne 30Hz dažnio kinta per ilgai - aš tikiuosi, kad pasiekti 20msec metu labiausiai prieš daugialypį užrakinta prie pakankamai tiksliai dažnį. Taip pat atkreipkite dėmesį, kad jis nėra tobulas stačiakampės bangos - tai būtų geriausia, jei grandinė ignoruojamas mažų dalykų.

 

[rhaynes]

Nežinau, kaip "užrakintas" naują dažnio reikia. Vienintelis būdas jūs ketinate pasiekti, kad spyna laikas greitai, tai padaryti skaitmeniniu būdu. Arba naudoti IPS matuoti gaunamus laikotarpį stačiakampės bangos signalo tada išėjimo dažnį, naudojant išmatuotas laikotarpis dalijamas iš 8 ar dar ką nors. Arba galite padaryti tą patį su daug didesniu tikslumu su įrangos (skirta logika ar FPGA). Arba su požiūrio problema yra ta, kad tai tik apytikris ir išėjimo nebus tiksliai užrakinta įvesties stačiakampės bangos signalo dažnio ir ten bus kai detalumo. Spindulys

 

[betwixt]

Jūs galite naudoti paprastą serijos XOR vartai. Prijunkite įvesties signalo tiesiogiai prie vieno XOR įvesties ir per RC tinklo į kitą XOR įvestį. Produkcijos bus impulsas apie didėjant ir mažėjant krašto įvesties signalo ir todėl yra ne du kartus dažnį. Ar, kad du kartus daugiau ir gausite x4 tada x8 pirkimo dažnumą. Jei norite tiesa stačiakampės bangos signalo išėjimo, tai padaryti dar kartą, kad gauti x16, tada naudokite flip-flop atkurti tobulą kvadratinių produkcija. Atminkite, kad galite gauti quad XOR vartai, todėl jūs galite daryti viską į vieną mažą ir nebrangiai IC. Brian.

 

[egasimus]

Jei norite tiesa stačiakampės bangos signalo išėjimo, tai padaryti dar kartą, kad gauti x16, tada naudokite flip-flop atkurti tobulą kvadratinių produkcija. Brian.

Gal galite detaliau paaiškinti apie tai? Kai aš bandė XOR padvigubins grandinės simuliatorius, aš messed up veikos ciklas, kuris gavo net blogiau su kiekviena dauginimo etapu.

 

[rhaynes]

Atsiprašome, bet RC / XOR vartai dalykas veiks tik siauras dažnių diapazonas. Pasakykite 100Hz (10ms laikotarpis) ateinančiais in Jūs nustatyti pirmą RC / XOR gauti impulso plotis apie 1 / 4 sąnaudų laikotarpį arba 2.5mS kuri jums netoli stačiakampio signalo bangos ne 200Hz. Tada jums padaryti, kad vėl, bet nustatyti RC iki 1 / 4 šios 200Hz ar 1.25mS ir kaip galima gauti netoli stačiakampio signalo bangos ne 4X įėjimo dažnių arba 400Hz. Dar kartą kartoju, kuriame RC 0.625mS ir gausite 800Hz. Dvigubinti ją dar kartą ir tada dalinant iš 2 nepadeda kvadratinių jį ne visiems. O jei dažnis svyruoja nuo 100Hz išėjimo nustoja būti kvadratinės ir nustoja veikti teisingai (pradžia trūksta ankštinių augalų mišinius) maždaug 200Hz pirkimo dažnumą. Taigi jis negali dirbti už 30-700Hz norimą diapazoną. OP - kodėl jums reikia padauginti iki dažnį? Spindulys

 

[mtwieg]

Na, jei veikos ciklas vis įsukus po daugiau etapų, tada galima tiesiog perjungti flip flop pabaigoje. Tai galėtų sumažinti galutinių dažnių pusė, bet jums turėtų būti garantuojama 50% darbo ciklą.

 

[betwixt]

Thats ką aš pasiūlė padaryti ją x16 dalijant iš 2. Aš sutinku apribojimų rhaynes perspėja apie išpažins Aš niekada bandė jį realiame gyvenime. Nežinau, kodėl jis neturėtų sukelti stačiakampės bangos signalo iš po flip-flop, nors, net jei įėjimo impulsai buvo labai nereguliarus. Brian.

 

[rhaynes]

Na, jei veikos ciklas vis įsukus po daugiau etapų, tada galima tiesiog perjungti flip flop pabaigoje. Tai galėtų sumažinti galutinių dažnių pusė, bet jums turėtų būti garantuojama 50% darbo ciklą.

Manau, jūs klystate. Žr. brėžinį toliau. Be Freq iš sakyti 100Hz, 2X turi RC nustatyti tiek trumpai, ji gamina 200Hz bet neteisingas muito ciklą ir tada du kartus, kad į 4X (darbo ciklo nesvarbu) ir padalinti iš 2 ir jūs atgal į originalią 200Hz blogas veikos ciklo signalą. No Magic leidžiama. Ray

 

[rhaynes]

Gal galite detaliau paaiškinti apie tai? Kai aš bandė XOR padvigubins grandinės simuliatorius, aš messed up veikos ciklas, kuris gavo net blogiau su kiekviena dauginimo etapu.

Štai, ką jūs matote paveikslėlyje. Tai reiškia vieną įvesties dažnis 5% paklaida, dėl kiekvieno iš RC, kad pašarų XOR vartai. "Pilkųjų zonų" atstovauja laiko netikrumo, kurį sukelia RC toleranciją. Kiekviename etape laiko klaida yra perkeltas ir kaip matote, tuo metu, kai jums į x16 yra realių problemų su impulso pločio. Ir tai net be įvairaus dažnio. Ray

 

[betwixt]

Ak taip - bet aš naudoju tris įvesties XOR vartai ne normalus tie! Gerai, aš įdėti savo alavo skrybėlę ir pasirengti gaunamus neperšaunamas. Idėja gera, bet aš sutinku, sukaupta krašto neapibrėžtis gali netvarka jį. Brian.