SPARTAN-3 F-LUT ir G-LUT

[pstar]

Hi all-3 "Spartan" Mes turime CLB ir viduje kiekvieno CLB yra AŠTS. Aš žinau, visi komponentas kiekvieno CLB viduje, bet kiekvieną CLB 8 4-bitų įvestis AŠTS. Šios AŠTS vadinama G-LUT ir F-LUT. Aš noriu žinoti, kas yra viduje kiekvienam LUT? nes kai turiu kitokios konstrukcijos, kaip AB arba ((ABCD) + (A + B + C + D)) dar patį skaičių vartai naudoti tiek dizaino! Taigi man patinka žinoti, kas tiksliai kiekvieną LUT viduje? Aš negalėjo rasti jokių "Spartan-3 duomenų lapus informuojant apie šiuos AŠTS viduje. Ar šie AŠTS (Look-Up Table), yra tiesiog atminties blokas, kuriame yra visa lentelė visų galimų įvesties kombinacijų ar kažkas? Jei kas nors žino apie šių AŠTS archtucture Please let me know. Ačiū Pouya!

 

[yego]

Nėra paslaptis gabalas. Pasirinkite DS099.pdf dokumentas ("Spartan-3 FPGA Šeima: Complete duomenų lapą) iš Xilinx svetainėje ir pažvelgti puslapis № 11. Matyt, jūs ne raudonas visus svarbius failus Regards, Yego

 

[Big Boy]

Lygtis išversti į tiesos lentelę. Tai reiškia, kad LUT tiesiog peržvalgos lentelę, kuri imasi įėjimai, ir pagal ją, ieškoti lentelės ir išvesties arba 0 arba 1. 4 įvesties LUT tiesiog 16x1 ROM tipo struktūra. Taigi, oras, galite naudoti paprastą lygtį, kaip AB "arba sudėtingesnę termas (kurie naudoja iki 4 įvesties), tiek naudoti visiškai LUT. Vartai vertinimas yra labai apytikslės. Programinė įranga tik suskaičiuoti Lota, FS, ... naudojami ir konvertuoti šį į vartų skaičius. Jis neatrodo originalus lygtis.