A
amir81
Guest
hi visi
i wrote projektą VHDL.kai i naudoti FPGA išreikšti ne išvadą bet sklende arba ff bet leonardo sako "ženklas ne visuomet yra priskirtas. saugojimas gali prireikti ..".i reread kodas tapti tikrai Thar signalai visada priskiriamas visais atvejais ir, jei-thens bet jie visada priskiriamas.does anyone know what problema?
ačiū
Amir
i wrote projektą VHDL.kai i naudoti FPGA išreikšti ne išvadą bet sklende arba ff bet leonardo sako "ženklas ne visuomet yra priskirtas. saugojimas gali prireikti ..".i reread kodas tapti tikrai Thar signalai visada priskiriamas visais atvejais ir, jei-thens bet jie visada priskiriamas.does anyone know what problema?
ačiū
Amir