skaičiavimo kryptis

[anoop12]

Hello all
Esu anding du laikrodžiai ir b.yra upcounting laikrodis ir B yra nustatyta skaičiavimo laikrodis.
Dėl laikrodžio C yra laikrodis, kad aš turiu naudoti savo code.My problema yra, kaip
nuspręsti, ar dėl laikrodis iki skaičiavimo arba žemyn skaičiavimas.Kas grandinė
man reikia įgyvendinti taip, kad aš gausiu kryptimi skaičiuoti?----------
----> | 2-jų įėjimų |------> C
b ----> | ir vartai |
------------

----> ----------
| Vėliavos CKT?| -----> Kryptimi bitų
b ----> ----------

linkėjimai

 

[avimit]

1.) Kodėl jūs anding laikrodžiai, kuris patarė jums daryti.Manau, kad tai nėra gera idėja, jei darai tai padaryti up / down counter.
2.Bus vienas laikrodis ketinate up / down counter, ir tikėtis kryptimi turėtų būti kontroliuojami pagal kito signalo / uosto pasakyti direction_up_down.
Nėra atsakymo į savo klausimą.
Kr
Avi
http://www.vlsiip.com

 

[anoop12]

Hi avimit,
Aš projektavimo 74.193 sinchroninio Up Down counter.Čia jie naudojo du laikrodžiai iki skaičiavimas ir žemyn skaičiavimas.Taigi klausimas.
linkėjimai

 

[addn]

Hi anoop12

turėjo išbandyti savo kelią į jūsų paskutinis postas "dvigubas laikrodis counter"?

 

[anoop12]

Hello addn,
Yes, it works fine.Bet problema yra tai, kaip panaudoti vėliavos signalo grandinė, kad jums davė kovos programą.

 

[aajizattari]

Esu pradedantysis

Bandžiau ....bet statyti ne SynthesizeableDabar aš prašau jus žmonėsDviejų laikrodžiai kurių viena bus mūsų nuoroda?

ty kai bus tikėtis būti atnaujintas Count registrasNorėčiau sužinoti naudoti tam tikras kovos

Mano nuomone, turi būti du įėjimai Įtraukti bent vieną kiekvienai laikrodis

 

[echo47]

74.193 yra senovės TTL skaitiklis, kuriame įkrautų laikrodis ir asinchroninio logika (set-reset šnipštas, kad prisimena, kurioje laikrodis buvo impulsinės).Apsvarstykite galimybę naudoti šiuolaikines sinchroninio FPGA / CPLD dizainas vietoj.Ar jums reikia sekti 74.193 už mokyklos perleidimas?