Sistemos C sintezė

P

patchquinn

Guest
Can anyone tell me jei SystemC aprašymas yra pirmoji išversta į verilog, kai sintezuojamą.Esu tikras, aš perskaičiau kažkur tai, kad popieriaus.bet kolega su disaggrees būti suprantama, kad sintezė yra įmanoma tiesiai iš RTL systme C aprašymas.

 
Nežinau apie SystemC.Bet Handel-C naudojama panaši paraiška gali būti susintetintas tiesiogiai gauti Edif failas, kuri yra toliau naudojama vieta ir būdas.Jeigu viena poreikius verilog ar VHDL produkcijos, kurios taip pat gali būti gauti naudojant Celoxica DK Software.Kad antrajame etape Verilog ir VHDL gali būti susintetintas gauti Edif failas.

 
Pat dirba su SystemC, bent jau bendruoju atveju.Kai tyrėjas gali būti naudojamas Verilog siekiant įdarbinti Verilog sintezatorius.Įrankiai pavyzdžiui Synopsys CoCentric SystemC kompiliatoriaus nereikia tarpinių Verilog vertimas.

 
Žinau Santrauka įrankis nereikia Verilog tarpinis etapas, bet man įdomu, jei jis sukuria vieną pati.Tai, ką perskaičiau knygoje naudojant SystemC ir įrangos projektavimas, kur ji sako, kad sintezė yra padalintas į du etapus iki Santrauka Kompiliatorius pirmiausia SystemC RTL yra translted į Verilog tada verilog yra susintetinti.(tai įdomu, ir galėtų būti labai naudinga., tai taip pat reiškia sintezės klaidos gali būti sunkiau surasti.)
Bet man nepavyko rasti šio atsarginės kopijos niekur kitur.Nei aš kada nors naudojosi systemC todėl aš nežinau.Bet esu domėjosi, kaip aš, gali ją naudoti artimiausioje ateityje.
P

 
Mario Steinert, Steffen Buch, "Naudojimasis SystemC už Hardware Design rezultatų palyginimas su VHDL, Cossap ir CoCentric", SPD A., "Infineon Technologies AG, 2002.Tai buvo dokumentas, pateikti 2002 m. Europos kambarėlis (kambarėlis: Aprašymas vartotojų grupes)
Ar įkelti pdf, jei aš turėjau vieną gauti, tačiau tik mano pastabos ir kelios citatos iš knygos.Skaitykite mėnesiai.

 
Naudojant SystemC aparatūros dizainas ....
Atsiprašome, bet jums reikia prisijungęs, kad galėtumėte peržiūrėti šį priedą

 
SystemC yra gera kalba modeliavimo, bet nemanau systemC yra gera kalba dizaino tikrųjų.
Dabartinis DTL dizainas envrionment darosi
tvirtas gamybai.Kiek metų
SystemC galėtų patekti į inductry be daugelio priemonių paramą?

 
geras ryšys
http://www.systemc.org
jei reikia galiu įkelti
Apibūdinantys
Synthesizable RTL
į SystemC ™
iki Synopsys

 
Norėčiau sužinoti, kaip gera celoxica yra.
Jei aš kodą su rankena C ir apibendrinti naudojant celoxica, ji bus tokia gera, kaip apdoroti RTL?
Or is it atleast netoli?

Thanx

 
Štai keletas pavyzdžių.Patikrinkite save

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />Atsiprašome, bet jums reikia prisijungęs, kad galėtumėte peržiūrėti šį priedą

 
Thanx a lot geconom.
Aš niekada bandė priemonė iki šiol.Aš ką tik atsisiųstų eval vrsion iš DK1.1
I'll try.

 
Manau, jeigu norite dizainas System-on-a-Chip, kurį sudaro tiek aparatinės ir programinės įrangos, tada SystemC yra geras pasirinkimas, kaip modeliavimo kalba.Tačiau SystemC remiantis tobulinti modeliavimas.Tai reiškia, kad galite modelis sistema įvairių lygių abstrakcija (untimed arba datomis), tačiau galutinis įgyvendinimo techninės įrangos dalis turi būti aprašyta VK lygiu ir gali būti toliau tvarkomi SystemC HW systhesis įrankis.

 
SystemC yra kaip Verilog, kuri pogrupyje sintaksė RTL aprašymas.Galbūt jis nėra labai geras kalbos sintezę.Bet, kaip sistemos lygis aprašymas kalbos, galite naudoti jį visą kelią nuo sistemos lygio modeliavimas (HW / SW bendro imitavimas) rtl sintezė su viena kalba, doesnt skamba?

 
Čia yra apie Synthesizable RTL sutrumpinti SystemC dokumentas
, C (at) Centric SystemC Kompiliatorius.
.Tai PDF failas
.138 puslapis
Atsiprašome, bet jums reikia prisijungęs, kad galėtumėte peržiūrėti šį priedą

 
SystemC yra C expandition prie aparatūros.Tai supportted pagal pricesion sythesis įrankį Mentor Graphics.

 
Ar žinote, kur galima parsisiųsti eval versija systemC?Jis palaiko ModelSim 5,8?ačiū

 
Taip, SystemC remia ModelSim v5.8.But ji nėra palaikoma Windows platforma.

 
Zerox100 rašė:steshenko rašė:

geras ryšys

http://www.systemc.org

jei reikia galiu įkelti

Apibūdinantys

Synthesizable RTL

į SystemC

iki Synopsys
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top