P
pavanvkulkarni
Guest
Hai,
Tiesiog norėjau išsiaiškinti, ar toks teiginys gali būti susintetintas:
if (clk'event ir CLK = '1 '), tada
.........
Mes susiduriame su kelių klaidų ....
Taip pat mums buvo pasakyta nenaudoti ty kodas, kaip nurodyta pirmiau, "ir" operacija aukščiau ", jeigu pareiškimas, matyt, gamina glictches ...Ar tai tiesa ??...ir jei taip, kaip mes apeiti šią problemą ....
Taip pat mes susiduriame .... daug sintezės klausimaitaip, kad būtų naudinga, jei ir galėtų pasiūlyti vieno langelio tirpalas visų mūsų sintezės problemas ....
Mes iš tikrųjų (kaip dalis mūsų projektas) mėginant įgyvendinti aviacijos standartas imtuvas ARINC-429 dėl FPGA (Spartan 3) ... Taigi, bet koks dėl pagalbos, tai yra taip pat laukiami
Ačiū visiems iš anksto
-Pavan
Tiesiog norėjau išsiaiškinti, ar toks teiginys gali būti susintetintas:
if (clk'event ir CLK = '1 '), tada
.........
Mes susiduriame su kelių klaidų ....
Taip pat mums buvo pasakyta nenaudoti ty kodas, kaip nurodyta pirmiau, "ir" operacija aukščiau ", jeigu pareiškimas, matyt, gamina glictches ...Ar tai tiesa ??...ir jei taip, kaip mes apeiti šią problemą ....
Taip pat mes susiduriame .... daug sintezės klausimaitaip, kad būtų naudinga, jei ir galėtų pasiūlyti vieno langelio tirpalas visų mūsų sintezės problemas ....
Mes iš tikrųjų (kaip dalis mūsų projektas) mėginant įgyvendinti aviacijos standartas imtuvas ARINC-429 dėl FPGA (Spartan 3) ... Taigi, bet koks dėl pagalbos, tai yra taip pat laukiami
Ačiū visiems iš anksto
-Pavan