sintezės klaidą

[stay_in_chaos]

Hello every body,
kai buvau sintezės su Xilinx tool.it Design parodė klaidą buvo aš naudoju dviejų matmenų matrica, manau, kad priemonė negali suprasti, kaip tas dizainas buvo parašyta tai kodėl ji sėjai FATAL ERROR
Šiame linijos
Pranešti apie klaidą yra FATAL ERROR (tai rodo, daugiau nieko)
if (count1 == 2'b00) prasideda
parduotuvės [add] [63:0] <= lbi_liga_data;
end else if (count1 == 2'b01) prasideda
parduotuvės [add] [127:64] <= lbi_liga_data;
end else if (count1 == 2'b10) prasideda
parduotuvės [add] [191:128] <= lbi_liga_data;
end else if (count1 == 2'b11) prasideda
parduotuvės [add] [255:192] <= lbi_liga_data;
Čia aš saugojimas duomenų atminties dydis ([255:0] laikyti [1023:0]
Čia, kaip duomenys yra trūkimo todėl neįmanoma naudoti reg vietoj atminties.

Ar galite pasiūlyti ką nors logika, kad klaidos yra nustatyta sintezės metu.

Thanks and regards
stay_in_chaos
Paskutinį kartą redagavo stay_in_chaos m. vasaris 10, 2006 7:24; Redaguota 1 kartą iš viso

 

[echo47]

Kokios yra klaidos pranešimas?

Prašau parodyti visą modulį, o ne tik keletas eilučių, išgauti iš vidurio.

Xilinx ISE (per 8.1i versija) nepalaiko dvimatės matricos.

reg [255:0] laikyti [1023:0], yra vienas trimatis masyvas.

XST gali numanyti Block RAM, bet tik tada, jei rašote visą plotį žodžiai.Pabandykite naudoti keturis 64 bitų pločio matricos, o ne vieną 256 bitų pločio masyvas.

 

[stay_in_chaos]

rodyti iš esmės yra ne visai modulyje reikia
ir modulis taip pat yra per didelis, todėl aš negaliu įdėti čia

kai aš comenting šios eilutės
parduotuvės [add] [63:0] <= lbi_liga_data;
parduotuvės [add] [127:64] <= lbi_liga_data;
parduotuvės [add] [191:128] <= lbi_liga_data;
parduotuvės [add] [255:192] <= lbi_liga_data

kodas susintetintas ji Pusryčiai nebuvo matyti jokios klaidos
ar dar kada im uncommenting linijos jis parodė lemtingą klaidą

Taigi iš esmės klaida, nes šios eilutės tik yra kokiu nors kitu būdu

PLZ help me

 

[nand_gates]

Kodėl negalima naudoti 4 atsiminimai 64X1024 parduotuvę?
Pagalvokite aparatūros naudokite VHDL tiesiog aprašyti ją!

 

[semiconductorman]

Rašymas baitų / bitų į 2-dimensional array sunkiai palaiko bet įrankis.Kaip NAND vartai siūloma eiti į priekį ir apibūdinti 4 / 2 atmintys, tačiau norite jį ir tada rašyti į masyvą.U see nėra įrangos, kuri gali leisti jums rašyti į dalis atminties.Jūs galite naudoti baitas atrenka atrankos bytes Alright, bet galiausiai jis bus įgyvendintas daug atminties ir baitų pasirenka veikia kaip atminties pasirinkite.Hope you get my point

 

[tkbits]

stay_in_chaos rašė:

kai aš comenting šios eilutės

parduotuvės [add] [63:0] <= lbi_liga_data;

parduotuvės [add] [127:64] <= lbi_liga_data;

parduotuvės [add] [191:128] <= lbi_liga_data;

parduotuvės [add] [255:192] <= lbi_liga_datakodas susintetintas ji Pusryčiai nebuvo matyti jokios klaidos

 

[samcheetah]

echo47 rašė:

Kokios yra klaidos pranešimas?Prašau parodyti visą modulį, o ne tik keletas eilučių, išgauti iš vidurio.Xilinx ISE (per 8.1i versija) nepalaiko dvimatės matricos.reg [255:0] laikyti [1023:0], yra vienas trimatis masyvas.XST gali numanyti Block RAM, bet tik tada, jei rašote visą plotį žodžiai.
Pabandykite naudoti keturis 64 bitų pločio matricos, o ne vieną 256 bitų pločio masyvas.

 

[echo47]

input [2:0] ABC [255:0];

Nemanau Verilog leidžia masyvai I / O deklaracijas.