sinchroninio Reset (verilog)

[pwq1999]

rašau sinchroninio Reset keičiamas taip:
visada @ (posedge sys_clk_25m)
pradėti
if (! syn_rst_n)
toggle_bit <= 1'b0;
kitas
pradėti
if (! rtl8305_mtxen)
toggle_bit <= 1'b0;
kitas
toggle_bit <= ~ toggle_bit;
pabaiga
pabaiga

bet kai i mano RTL schema supratau, kad syn_rst_n signalas, kad logikos ar su! rtl8305_mtxen signalas, kuris i don't expecte, kad kas nors galėtų man padėti, kaip išreikšti sinchroninio iš naujo nepridedant papildomų logika iš naujo įvesti ?
Thanks in advance!

 

[j_andr]

pwq1999 rašė:

/.../ Nustatyta, kad syn_rst_n signalas, kad logikos

su! rtl8305_mtxen signalas / ...

 

[pwq1999]

Noriu Multiplexer prisistatys Flip-flop, ir rtl8305_mtxen elgiasi kaip pasirinkti valdymo signalas.tikrai nenoriu, bet logika atsiras iš naujo įvedant Flip-flop, kaip aš nerimauti, kad ji gali glitch ir iš naujo įvedant Flip-flop ".

 

[research_vlsi]

U gali išbandyti savo kodą panašaus

Kodas

viela out;

visada @ (posedge sys_clk_25m)

pradėti

if (! syn_rst_n)

toggle_bit <= 1'b0;

kitas

toggle_bit <= out;

/ * if (! rtl8305_mtxen)

toggle_bit <= 1'b0;

kitas

toggle_bit <= ~ toggle_bit *;

pabaiga

priskirti out = rtl8305_mtxen?! toggle_bit: 1'b0;

 

[j_andr]

pwq1999 rašė:

noriu multiplexy prisistatys flip-flop

 

[pwq1999]

Ačiū, j_andr ir research_vlsi, jūs du help me out!dabar man mintis!

 

[xihushui]

pabandykite kodą
visada @ (posedge sys_clk_25m)
pradėti
if (! syn_rst_n) prasideda
toggle_bit <= 1'b0;
pabaiga
else if (! rtl8305_mtxen) prasideda
toggle_bit <= 1'b0;
pabaiga
else begin
toggle_bit <= ~ toggle_bit;
pabaiga
pabaiga

 

[pwq1999]

I can't see your kodas yra skirtumas su kodu Zamieściłem aukščiau!

 

[sheik_vb]

pabandykite kodą

priskirti reset_n = syn_rst_n & rtl8305_mtxen;

visada @ (posedge sys_clk_25m)
pradėti
if (! reset_n) prasideda
toggle_bit <= 1'b0;
pabaiga
kitas
toggle_bit <= ~ toggle_bit;
pabaiga

 

[KiB]

pabandykite kodą

Kodas

priskirti TEMP = rtl8305_mtxen?
(~ toggle_bit): 1'b0;visada @ (posedge sys_clk_25m)

pradėti

if (! syn_rst_n)

toggle_bit <= 1'b0;

kitas

pradėti

toggle_bit <= temp;

pabaiga

 

[pwq1999]

Ačiū jums visiems, aš pakeisti sinchroninio nukrenta iki asinchroninis naujo, ir jokios logikos prisistatys su flip-flop naujo, bet tikiu, kad KiB kodas veikia gerai, ir ačiū jums visiems dar kartą!