signalo įrašymas per FPGA

[ekush]

Hello everyone,

i ve pradėjo daryti projektą naudojant FPGA, kuris i dont know anything about.
projektas apima klausymo ir registravimo signalus buferio ir jei amplitudė signalas pasiekia tam tikrą vertę ji registruoja amplitudės laiko spaudu.Manau, kad tai nėra tokia baisi, bet i dont turite idėją, kaip tai padaryti.

Ar galėtumėte rekomenduoti, kai kurie vadovai apie FPGA, kuri duos man pakankamai informacijos apie šį projektą.
ir bet kokias idėjas apie projektą?

/ Emre
(emrekush (at) gmail.com)

 

[news]

Rynek polski i zagraniczny

Read more...

 

[zahra_elek]

hi every body.
i projektą apie įrašą signalas pvz AGC dėl mmc su sąsajos su fpga.please kas, kad gali būti man padėti suteikti laiškus į mane.
r_pisheh (at) yahoo.com
Thanks a lotPo 3 minutes:hi every body.
i projektą apie įrašą signalas pvz AGC dėl mmc su sąsajos su fpga.please kas, kad gali būti man padėti suteikti laiškus į mane.
r_pisheh (at) yahoo.com
Thanks a lot