Serial port naudojant VHDL

[ahsan]

Sveiki ....

Aš stengiuosi įgyvendinti uosto szeregowego (RS-232) dėl FPGA (Xilinx XC-4010)
naudojant VHDL.Bet kas žino kodas serijos uosto VHDL .... PLZ atsakymas

 

[vapsva]

Loook ne http://www.opencores.org

 

[atid]

Paprasta serijos kodas yra pateikta pridedamame ESS VHDL modeliavimo gairės.
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 

[M! K]

Tai yra nuoroda dizainą iš Xilinx: UART į VHDL.Prašymas dėmesį į tai (XAPP341) galima rasti Xilinx.
Tikslinė yra XCR3128XL-7VQ100C CoolRunner CPLD
ftp://ftp.xilinx.com/pub/applications/refdes/uart_vhdl.zipMik

 

[JIM1]

Prieš įgyvendinant serijos uosto vienas svarbus klausimas yra tai, kad kiek Baud kursas jums reikia ....... jūs norite būti fiksuota arba kintanti?

 

[Black Jack]

Laisvas UART Reference Design nuo Quicklogic

http://www.quicklogic.com/home.asp?PageID=384&sMenuID=212